长鑫存储第五代DRAM技术平台G5公开量产信息后，受到关注的并不只是“某个节点名称”，而是其背后反映出的一个更重要问题：在先进光刻设备受限的情况下，DRAM还能通过多重图形化、器件结构优化和外围电路工艺升级，将微缩推进到什么程度？从公开信息来看，G5公布了几个值得关注的指标：有源区半间距约11.95 nm、存储电容深宽比达到45:1，并在外围电路中引入HKMG，即高介电常数金属栅技术。这些指标分别对应DRAM制造中的三个关键矛盾：阵列图形尺寸如何继续缩小；单元面积缩小后如何维持足够的存储电荷；外围逻辑晶体管如何跟上阵列微缩速度。因此，与其简单讨论G5“相当于哪一代国际节点”，不如从工艺结构本身出发，看它究竟解决了什么问题，又有哪些问题仍然存在。一、DRAM微缩与NAND完全是两套逻辑理解G5之前，首先要区分DRAM与NAND的微缩路径。NAND闪存的核心思路是不断增加垂直堆叠层数。随着3D NAND从几十层发展到数百层，单位晶圆面积能够容纳的存储单元数量不断提高。DRAM则不同。传统DRAM的基本存储单元通常由一个晶体管和一个电容构成，也就是所谓的1T1C结构。因此，DRAM提高密度主要依赖于：缩小单元平面面积。这意味着DRAM的核心挑战与先进逻辑芯片非常相似，都必须不断压缩关键图形尺寸。但DRAM又比逻辑芯片多出一个特