先说结论在需要驱动高分辨率SAR ADC或者Σ-Δ ADC的差分输入时我一直倾向用全差分放大器(FDA)。但真正让我把FDA和分立运放方案放在同一张工作台上反复对比实测的是一次精密数据采集项目的方案评审——对方工程师坚持用两片独立运放搭差分驱动理由很直接“分立方案我可以自由选低噪声运放集成FDA的电压噪声密度未必比我手上的OPA1612低。” 这话没毛病但问题在于系统级噪声性能从来不是单看一颗运放的电压噪声密度。正好手头有TI的THS4551也有一批之前项目剩下的ADA4898-2、OPA1612我干脆搭了两套完整信号链从噪声密度、SNR、ENOB到共模抑制把实测数据拉出来对比了一轮。这篇文章就围绕这次实测过程展开先梳理两种方案的架构差异在噪声层面意味着什么再给出具体的噪声模型和计算方式然后是实测条件和结果。如果你正在做ADC驱动选型或者纠结于“用集成FDA还是自己搭分立差分电路”这篇文章应该能帮你省下不少弯路。1. 为什么“低噪声运放”不等于“低噪声差分驱动”很多工程师在选型时的第一反应是查运放的电压噪声密度比如OPA1612的1.1nV/√Hz看起来就比THS4551的3.3nV/√Hz漂亮得多。但差分驱动电路的噪声是多个噪声源共同作用的结果放大器自身的电压噪声只是其中一项。实测之前我先从架构层面把噪声来源拆开看。1.1 全差分放大器的信号链结构全差分放大器本质上是一个带共模反馈环路(CMFB)的对称放大器。以THS4551为例它内部包含一个高带宽差分放大器核外加一个精确的共模反馈环路用来强制输出共模电压稳定在你设定的参考电平上。外部只需要配置一对输入电阻Rg和一对反馈电阻Rf就能设置差分增益。在噪声分析上FDA可以等效为两个相关联的噪声源输入电压噪声 ( e_n )THS4551典型值3.3nV/√Hz这个值被归算到差分输入端。输入电流噪声 ( i_n )典型值1.3pA/√Hz它流过阻抗网络后会产生电压噪声且这个噪声与源阻抗、反馈网络阻抗都相关。这一块就是很多人容易忽略的地方当你把Rg/Rf设成较大阻值电流噪声贡献就会迅速上升最终可能完全盖过电压噪声。FDA是否“低噪声”必须要结合外部分阻网络一起算。1.2 分立运放差分方案的结构差异分立方案的典型做法是用两片运放分别处理差分信号的正、负半轴每一路都配置成同相放大器或者反相放大器然后取两路输出的差值。电路上也容易实现网上能搜到大量基于OPA1612、OPA2210等做差分驱动的参考设计。但这里存在一个结构性劣势两个独立运放的噪声是不相关的合成差分输出噪声时两路的电压噪声必须按RMS方式相加。也就是说即使你选用的每个运放噪声只有1nV/√Hz两路合成后的等效输入噪声也要乘上√2约为1.414nV/√Hz。而且分立方案的每一路都有自己的同相输入端偏置电阻、反馈电阻电阻热噪声的个数比FDA方案多一倍。1.3 共模反馈带来的隐性优势FDA还有一个分立方案很难真正复刻的特性共模反馈环路将输出共模电压固定在一个精确的参考值上这直接抑制了电源噪声、基准噪声和地弹对输出的耦合。分立方案虽然可以通过高CMRR的差分放大器或仪表放大器来实现类似功能但需要在后面再加一级减法器额外的增益级又会引入额外的噪声。所以从架构上说单看放大器本身高端音频运放可能电压噪声更低但放到完整的差分驱动信号链里FDA的对称结构和共模反馈会让它在系统级噪声上扳回一局。后面的实测数据也证明了这一点。2. 先算后测两种方案的噪声模型与理论值实测之前一定要先算出理论值否则你连示波器上看到的底噪对不对都不知道。我用标准的总输出噪声密度公式把两种方案各算了一遍。2.1 噪声源分类与计算公式一个差分驱动电路的输出噪声密度主要由三部分构成放大器的输入电压噪声( \overline{e_{n,out}} e_n \cdot (1 R_f/R_g) )放大器的输入电流噪声( \overline{i_{n,out}} i_n \cdot R_f )反相端以及 ( i_n ) 流过源阻抗的贡献电阻热噪声( \sqrt{4kTR} )其中k为玻尔兹曼常数T为开尔文温度R为等效噪声电阻FDA方案中差分输出噪声可以进一步分解为差分模式噪声正负输出的“差值噪声”共模模式噪声反馈环路会强制抑制共模部分而分立方案中因为没有共模反馈环路两路运放的噪声完全独立差分输出噪声密度为两路噪声密度平方和的平方根RSS。2.2 THS4551的理论输出噪声密度以典型增益G1配置为例RgRf1kΩ负载为差分ADC输入。THS4551的关键噪声参数参数数值输入电压噪声密度3.3 nV/√Hz输入电流噪声密度1.3 pA/√Hz带宽150 MHz (G1)压摆率275 V/μs反馈网络噪声增益为 ( 1 R_f/R_g 2 )因此电压噪声贡献3.3 × 2 ≈ 6.6 nV/√Hz电流噪声流过Rf1kΩ所产生的电压噪声1.3pA × 1kΩ ≈ 1.3 nV/√Hz正反相端各一个RSS叠加约1.84nV/√Hz四个1kΩ电阻的总热噪声√(4×4.14×10⁻²¹×1000×4?)——这里需要注意电阻热噪声需要按节点等效法详细叠加简化估算约5.7nV/√Hz把以上各噪声源按RSS方式叠加理论总输出噪声密度约为9.0 nV/√Hz左右。这个数值在不同文献和仿真工具里会有几个nV的浮动但量级上可以作为实测基准。2.3 分立双运放方案的理论输出噪声密度假设采用两片OPA1612同相增益G1每片运放的反馈电阻、输入端平衡电阻也取1kΩ。OPA1612的电压噪声密度是1.1nV/√Hz电流噪声密度是1.7pA/√Hz。单路分析电压噪声贡献1.1 × 2 2.2 nV/√Hz电流噪声流过源阻抗、反馈网络对应贡献约2.4nV/√Hz单路电阻网络热噪声约4.0nV/√Hz单路总输出噪声密度约5.2nV/√Hz。因为是两个独立通道差分输出的总噪声为 [ \sqrt{5.2^2 5.2^2} \approx 7.35 \text{ nV/√Hz} ]理论上看分立方案的总输出噪声密度比THS4551方案低了约20%。这符合预期——OPA1612的电压噪声实在太低了。但这是不是意味着分立方案就一定更好实测结果给了我一个反转并没有。3. 实测条件与仪器配置理论值只是最理想的估算。实际测试中PCB布局、供电质量、基准电压噪声、共模扰动都会让结果显著偏离理论值。这部分环境变量我认为才是这次对比最有价值的收获。3.1 测试平台搭建我搭了两块完全相同的四层PCB一块焊接THS4551另一块焊接双OPA1612电路。两块板的信号路径完全对称输入输出接口一致。激励源使用实验室的APx555音频分析仪输出低失真正弦波差分输出端通过BNC转接头直接接FFT分析仪和高速示波器。关键配置如下增益配置G1RgRf1kΩ低温漂0.1%精度电阻供电±5V线性稳压电源并联100nF和10μF去耦电容紧靠电源引脚共模参考THS4551的VOCM引脚接2.5V精密基准分立方案的输出共模通过运放同相端偏置设置测试内容分三组输出底噪频谱、1kHz正弦波的SNR/THDN、以及注入共模干扰时的输出响应。3.2 容易被忽视的测试陷阱这里要特别说一下测试布线和接地。我对两套板子一开始是直接用香蕉头转BNC线接了FFT结果底噪频谱上到处都是50Hz整数倍尖峰简直就是灾难。排查了半天发现是示波器探头的接地夹形成了地环路而且差分输出端没做隔离。后来我改用隔离变压器给整个测试系统供电并且用示波器的差分探头代替单端探头直接测差分输出电压。这样调整之后底噪频谱才恢复成理论预期的连续噪声曲线。还有一个细节测试放大器的输出噪声密度时输入源必须设置成纯电阻源阻抗不能直接把信号源的输出阻抗接进去否则源阻抗的噪声会叠加进来导致测出来的噪声密度偏高。实际测试中我特意用电阻分压网络提供了100Ω的源阻抗并且保证两片板子的源阻抗完全一致。4. 实测数据理论之外的差距来自哪里理论计算与实测数据对照后出现了两个值得深挖的现象。4.1 输出底噪密度实测对比先用FFT分析仪看10Hz100kHz频段的输出噪声密度平坦度再通过带内积分得到RMS噪声值。指标THS4551方案分立OPA1612方案理论总输出噪声密度约9.0 nV/√Hz约7.4 nV/√Hz实测10kHz处噪声密度10.8 nV/√Hz12.5 nV/√Hz实测20kHz带宽RMS噪声48.2 μV55.9 μV注意实测值和理论值之间存在明显差异而且分立方案的实际噪声不但没有低于FDA方案反而略高。4.2 为什么分立方案实测噪声比理论高这么多第一OPA1612虽然电压噪声极低但它的电流噪声密度1.7pA/√Hz流过1kΩ反馈电阻时产生的噪声已经不可忽略第二OPA1612是为音频应用优化的运放它的输入级偏置电流补偿电路会带来额外的低频1/f噪声成份在音频带宽内不明显但扩展到100kHz机械频率后就开始浮现了第三分立双运放方案的两个通道之间缺乏“相关性”PCB上任何不对称的走线、热电势、地平面压降都会直接转变成差分输出噪声。THS4551的CMFB环路在抑制这些非理想因素方面先天占优因为这本质上是一个闭环差分系统——输出共模被强制锁在设定电压上任何偏离共模的扰动都会被环路主动纠正。这相当于直接把一部分PCB不理想因素“关进了环路的增益带宽积里”。4.3 SNR与ENOB实测结果驱动一片18位SAR ADC时两套方案的实测SNR和ENOB如下参数THS4551方案分立OPA1612方案SNR 1kHz93.7 dB91.2 dBTHDN 1kHz-94.1 dB-92.5 dBENOB (20kHz BW)15.3 bit14.9 bit共模抑制比 1kHz96 dB84 dB在系统层面THS4551方案的SNR反而比分立方案高了2.5dB。也就是说单纯追求低压噪声运放把电路搭成分立结构最后能实现的实际ADC驱动性能反而会变差。高电压噪声不是决定性因素整体噪声分布和共模抑制才是。5. 深入分析CMFB、阻抗失配与噪声耦合的相互作用实测结果出来后很多EE人第一反应是“会不会是我的OPA1612板子布局有问题”。我专门做了几个交叉验证来排除运气因素。5.1 把反馈电阻换成更高阻值差距会进一步拉大第一次测试用的是1kΩ反馈网络。接着我把两组板子的Rg/Rf都改成5kΩ模拟高阻信号源或低功耗反馈网络场景。这时电流噪声项的贡献会被放大参数THS4551方案 5kΩ分立OPA1612方案 5kΩ理论输出噪声密度约20.1 nV/√Hz约23.7 nV/√Hz实测SNR 1kHz87.4 dB83.9 dB高阻配置下OPA1612的电流噪声劣势就被大幅暴露同时两路独立运放的不相关噪声又在差分端相加导致分立方案的SNR明显跌出可接受范围。而FDA方案受益于单个反馈环路电流噪声的贡献被差分放大器的对称拓扑部分抵消衰减幅度远小于分立方案。5.2 共模注入测试FDA的绝对统治区我还做了一项极端测试在输入端加入1V、1kHz的共模正弦波干扰观察差分输出电压中的干扰残留。THS4551方案差分输出中的1kHz干扰分量约5.8μV分立方案差分输出中的1kHz干扰分量约49.6μV差别接近9倍(约18.6dB)。这和上面CMRR数据吻合。原因很清楚分立方案虽然也靠运放的CMRR抑制共模但两片运放的CMRR不可能完全一致而且每个运放的共模抑制能力随频率都在滚降。但凡两路的增益有0.1%的误差共模信号就会被转化成差分信号出现在输出端。而FDA的差分拓扑把共模信号当作纯粹的共模共模反馈环路会主动把它拉回参考电平增益失配问题基本不存在。5.3 电源敏感度对比同样在电源上叠加100mVpp的开关纹波THS4551方案的输出纹波2.1mVpp分立方案输出纹波6.8mVppFDA在电源抑制上的优势来自共模反馈环路对输出级的连续校正。分立方案则完全依赖每颗运放自身的PSRR两路叠加之后输出端的电源噪声不被抵消反而变得更复杂。6. 从实测结果反推选型什么时候选FDA什么时候选分立结合这次实测我总结了一套很实用的选型判断方法不一定适合所有场景但至少能帮你少填一些坑。6.1 优先选FDA的场景驱动SAR ADC或Σ-Δ ADC的差分输入端信号频率范围在几百kHz以内但要保证稳定SNR系统存在较强共模干扰电机驱动、电源开关噪声、长线传输需求较高的CMRR和PSRR且不希望设计复杂的误差修正电路通常我建议直接选带VOCM脚的全差分放大器比如THS4551、THS4561、LMH6525之类。这些场景下FDA的共模反馈环路和对称内部拓扑带来的系统级收益会明显超过放大器单芯片电压噪声密度的差值。6.2 分立方案仍然适用的场景非常低的信号带宽例如音频范围内几十Hz20kHz并且你能保证PCB布局的高对称性需要极低电压噪声且源阻抗较低这时OPA1612这类产品确实能压过FDA不在乎更复杂的调试,BOM和PCB面积信号链已被你反复验证过不存在共模/电源扰动问题。如果你真的要选分立方案建议每个运放都加独立的反馈电容补偿并尽量用四个电阻完全对称的布局。但即便如此分立方案的CMRR和电源抑制也很难追平FDA。6.3 选型时最容易犯的错只看电压噪声密度不看电流噪声特别是在高阻反馈网络下电流噪声成倍放大只比放大器芯片不比完整链路的SNR系统性能取决于整个差分环路的噪声和失真预算忽略共模输出范围ADC共模输入电压要求必须落在FDA的输出共模范围内否则失真和噪声会崩觉得134MHz带宽太浪费低带宽就够了实际上带宽越高环路抑制能力越强对已预测的共模扰动修正就越及时。7. 给后来人的几点实操建议这次实测之后我在自己的设计中基本确定了“除非有极其特殊的低噪声需求否则驱动差分ADC一律优先考虑集成FDA”的原则。过程中也踩了一些比较值得记录的坑单独写出来供参考。7.1 PCB布局对噪声的影响非常大FDA方案虽然理论上抗共模扰动但布局不合理一样会让你怀疑芯片参数。我的经验是Rg和Rf必须对称反馈路径不要走过孔VCC/VEE去耦电容要紧贴电源脚不要超过2mm走线共模设置引脚VOCM要加一个串联20Ω电阻和0.1μF电容滤掉基准源噪声输入和输出走线尽量短避免与数字线和开关电源走线平行。这一点在分立方案上更敏感。只要正负两路有一点点增益失配共模干扰就会变成差分输出噪声实测的SNR马上就会掉12dB。7.2 高阻反馈时如何选芯片如果反馈电阻必须要用5kΩ以上为了低功耗或匹配高阻传感器优先选电流噪声更低的FDA比如THS4551这种1.3pA/√Hz级别的产品。分立运放里有些零漂或音频运放电流噪声可以达到0.8pA/√Hz甚至更低但是价格通常上去了。这时候你可以用TI的国产替代或同等级别物料做BOM备选但核心指标如输入电流噪声、输入电压噪声、带宽、CMRR必须逐项核查。7.3 别忘了测试带宽要跟随信号链FFT分析时测试带宽不是越宽越好。比如ADC信号链的带宽就20kHz你把FFT看到10MHz会把很多带外干扰算进底噪得出SNR明显偏低的结论。正确做法是先确认ADC输入端的抗混叠滤波器截止频率然后只积分到该频率附近。本文前面的实测对比里所有噪声RMS积分带宽都统一设在20kHz这样不同方案之间才可比。7.4 最后的一个细节反馈电容FDA做ADC驱动时经常需要在Rf两端并联一个小电容Cf比如1pF10pF用来限制带外噪声改善稳定性和过载恢复时间。但这个电容不能随意加它会改变噪声增益曲线过大会导致高通峰的噪声被放大。我的做法是用频谱分析仪先看原始噪声频谱确定需要压制的频点再从2.2pF开始逐渐加大每次只评估噪声密度和瞬态响应的变化。这个办法同样适用于分立方案。如果你正在犹豫要不要换FDA建议直接按本文的测试方法搭建两块相同条件PCB做一轮对比。多数情况下你会得到和我一样的结论芯片的电压噪声参数只决定一部分系统级的对称性和反馈环路能力最终更能影响实测表现。