1. 从一块转接板说起TMDS181到底在链路里扮演什么角色很多刚接触FPGA视频处理的兄弟第一次看到TMDS181这个型号是在某块开发板的原理图角落里——一颗不起眼的QFN封装芯片夹在FPGA的IO Bank和HDMI座子之间。原理图上标注着HDMI RX Redriver/Retimer旁边一堆差分对走线绕来绕去。如果你只是照着参考设计抄一遍可能永远搞不清楚FPGA明明有GT收发器为什么还要外挂这么一颗芯片它到底解决了什么问题先把结论摆出来TMDS181是一颗面向HDMI 2.0的TMDS信号重定时器Retimer它的核心价值在于信号完整性修复和时钟数据恢复而不是协议转换。它工作在物理层对上层协议透明FPGA或者GPU送出来的TMDS差分信号经过它之后眼图会明显张开抖动被大幅抑制。对于4K60Hz这种TMDS时钟跑到594MHz的场景没有它普通FR4板材上的走线超过十几厘米就可能误码率飙升。这里要区分两个容易混淆的概念Redriver和Retimer。Redriver本质是一个模拟均衡放大器它把输入信号做CTLE均衡后再放大输出不恢复时钟所以输入抖动会被原样传递甚至放大。Retimer则不同它内部有CDR时钟数据恢复电路从输入数据流里重新提取时钟再用这个干净时钟去重采样数据相当于把信号重新打印一遍。TMDS181属于后者这也是它在长线缆、多级级联场景下比普通Redriver更可靠的根本原因。那FPGA和GPU为什么需要它分两种情况说。FPGA侧很多中低端器件比如Artix-7、Cyclone IV这个级别的IO并没有集成HDMI专用的TMDS发送/接收PHY你得用普通LVDS差分IO去硬扛TMDS电平驱动能力和均衡能力都有限。GPU侧显卡的HDMI输出虽然通常自带PHY但当你需要把信号引到前面板、经过长排线或者经过背板连接器时信号质量会急剧恶化。TMDS181放在这些位置就是链路里的信号中继站。注意TMDS181是双向可配置的既可以做接收端RX也可以做发送端TX具体方向由I2C寄存器配置决定。很多新手拿到芯片直接焊上去不配置结果发现没输出八成是方向位没设对。从系统架构上看一颗典型的TMDS181应用链路是这样的HDMI源端GPU或FPGA的TMDS TX→ 连接器/线缆 → TMDS181配置为RX模式做均衡和重定时→ FPGA的TMDS RX输入Bank。反过来FPGA做发送时TMDS181配置为TX模式对FPGA输出的TMDS做预加重和重定时再送到HDMI座子。理解这个数据流方向是后面所有配置工作的前提。2. 拆开看内部TMDS181的信号调理链路是怎么工作的2.1 从差分对进入芯片开始均衡器与CDR的配合TMDS181每个通道的输入首先经过一个可编程的连续时间线性均衡器CTLE。这个均衡器的本质是一个高通滤波器因为HDMI线缆对高频成分的衰减远大于低频信号经过长线后高频分量被吃掉眼图闭合。CTLE通过提升高频增益来补偿这种衰减让眼图重新张开。TMDS181的CTLE增益档位可以通过I2C配置通常有4到5档可选对应不同的线缆长度和板材损耗。均衡之后的信号进入CDR模块。CDR的核心是一个锁相环加相位插值器它从数据跳变沿里提取出时钟相位然后用这个恢复出来的时钟去采样数据。这里有个关键点CDR的环路带宽决定了它能跟踪多大的抖动。带宽太窄跟踪不上低频抖动数据会漂移带宽太宽又会把高频噪声引入时钟。TMDS181内部对这个带宽做了优化基本不需要用户干预但你要知道它的存在才能理解为什么它对输入抖动的容忍度比Redriver高得多。重定时后的数据经过输出驱动级驱动级有可编程的预加重Pre-emphasis和输出摆幅控制。预加重的作用是在数据跳变时额外注入一点能量抵消传输线的高频损耗。摆幅控制则决定了输出信号的幅度HDMI规范要求TMDS差分摆幅在400mV到600mV之间配置时要确保落在合规范围内。2.2 时钟通道的特殊处理TMDS Clock的恢复与再生HDMI的TMDS链路里Clock通道和数据通道是分开传输的。Clock通道的频率是数据速率的1/10比如4K60Hz时数据率6Gbps每通道时钟594MHz。TMDS181对时钟通道的处理和数据通道略有不同时钟通道不需要CDR去恢复数据但它需要被清洗——也就是用内部PLL重新锁定时钟频率再以低抖动的形式输出。这个清洗过程非常关键。因为HDMI接收端比如FPGA的TMDS RX对时钟抖动的容忍度很低如果时钟通道的抖动太大采样窗口就会偏移导致误码。TMDS181内部的PLL对输入时钟做窄带跟踪把高频抖动滤掉输出一个干净的时钟。实测中经过TMDS181清洗后的时钟相位噪声在1MHz偏移处能改善10dB以上。2.3 自适应均衡与I2C配置的取舍TMDS181支持自适应均衡模式芯片会根据输入信号的误码情况自动调整CTLE增益。这个功能在实验室里很好用但在量产环境里我建议还是手动配置固定档位。原因很简单自适应算法需要一定的时间收敛而且在不同温度、不同线缆下可能收敛到不同的档位导致批次一致性差。手动配置虽然前期调试麻烦一点但一旦确定最优档位量产时直接烧录稳定性好得多。I2C配置是TMDS181使用中最容易出问题的环节。芯片的I2C地址由ADDR引脚的电平决定通常有4个可选地址。配置寄存器分为几组全局控制、通道均衡、输出驱动、时钟控制。每个寄存器的位定义在数据手册里都有但手册写得比较晦涩我建议直接找TI的EVM板配套的配置脚本在它的基础上改比从零开始啃寄存器快得多。配置项典型值作用调试建议CTLE增益3档中等补偿线缆高频损耗从低档往高档试眼图张开即可输出预加重3.5dB补偿输出走线损耗走线短可关闭长走线开中档输出摆幅500mV匹配HDMI规范用示波器实测确认CDR带宽默认中档平衡抖动跟踪与滤除一般不改除非有特殊抖动源时钟通道摆幅500mV时钟信号幅度与数据通道保持一致3. 把TMDS181放进FPGA视频链路从原理图到PCB的实操细节3.1 电源与去耦别让电源噪声毁掉眼图TMDS181通常需要1.2V核心电压和3.3V IO电压具体看型号后缀。这两路电源的噪声要求都很高尤其是1.2V核心电源因为CDR和PLL对电源噪声极其敏感。我见过一个案例某块板子TMDS181的1.2V由一颗普通的DC-DC供电纹波大约30mV结果4K60Hz下误码率始终在1E-9量级下不来。后来换成LDO供电纹波降到5mV以下误码率直接降到1E-12以下。去耦电容的布局也有讲究。每对电源引脚旁边必须放一颗0.1uF的陶瓷电容尽量靠近引脚回路面积越小越好。另外在电源入口处放一颗10uF的钽电容或MLCC做 bulk 去耦。地平面要完整TMDS181下方的地焊盘必须通过多个过孔连接到主地平面过孔数量不少于9个均匀分布。3.2 差分走线的阻抗与等长控制TMDS差分对的阻抗要求是100欧姆差分50欧姆单端对地。这个阻抗由走线宽度、介质厚度和铜厚共同决定PCB厂通常会提供阻抗计算工具。我一般要求板厂做阻抗测试片实测值在95到105欧姆之间都可以接受超出这个范围就要调整叠层或线宽。等长控制是另一个重点。TMDS181的输入和输出差分对内部P和N之间的长度差要控制在5mil以内通道与通道之间的长度差控制在50mil以内。为什么通道间也要等长因为HDMI的TMDS是并行传输的如果通道间偏斜太大接收端采样时各通道的数据到达时间不一致就会压缩有效采样窗口。4K60Hz时一个UI只有约166ps50mil的走线偏斜大约对应7ps占UI的4%左右已经需要认真对待了。提示差分对过孔会引入阻抗不连续尽量少打过孔。如果必须打在过孔旁边加接地过孔并且做阻抗补偿比如加宽过孔焊盘或调整反焊盘尺寸。3.3 与FPGA IO Bank的对接电平匹配与端接TMDS181的输出是标准的TMDS电平差分摆幅约500mV共模电压约3.3V减去内部压降。FPGA的TMDS RX输入通常要求共模电压在特定范围内如果TMDS181的输出共模电压偏高或偏低需要在FPGA侧加AC耦合电容通常100nF并重新偏置。很多参考设计里会看到TMDS181和FPGA之间串了100nF电容就是这个原因。端接方面TMDS181的接收端内部已经有50欧姆端接不需要外部再加。但如果你用的是FPGA的LVDS输入直接接TMDS181输出FPGA侧可能需要外部100欧姆差分端接电阻。具体看FPGA的IO标准配置Xilinx的TMDS IO标准内部有端接选项Altera的LVDS也有类似配置查一下器件手册就能确认。4. 调试现场那些手册上不会写的排查经验4.1 上电后无输出先查I2C再查时钟TMDS181调试最常见的问题就是上电后没有输出。排查顺序我总结为三查一查I2C通信是否正常二查参考时钟是否起振三查配置寄存器是否写入成功。I2C通信的检查很简单用逻辑分析仪抓SCL和SDA波形看是否有正确的起始位、地址字节和ACK。如果地址不对检查ADDR引脚的上下拉电阻。如果ACK没有可能是芯片没上电或者I2C总线被拉死。参考时钟方面TMDS181需要一个外部晶振或时钟源通常是27MHz或25MHz用示波器确认是否有波形幅度是否足够。配置寄存器写入失败的常见原因是I2C速率太快。TMDS181的I2C最高支持400kHz但实际调试时建议先用100kHz确认通信稳定后再提速。另外有些寄存器需要按特定顺序写入比如先配置全局控制再配置通道参数顺序错了可能导致配置不生效。4.2 眼图测试从闭合到张开的调参过程眼图是衡量TMDS181工作状态最直接的指标。测试方法是用高速示波器配合TMDS测试夹具在TMDS181的输出端抓取差分信号。一个健康的4K60Hz眼图眼高应该在200mV以上眼宽在0.7UI以上。如果眼图闭合调参顺序是这样的先调CTLE增益从低到高逐档尝试每调一档抓一次眼图找到眼高最大的档位。然后调输出预加重如果输出走线较长超过10cm预加重开到中档或高档走线短则关闭。最后调输出摆幅确保差分摆幅在400到600mV之间。整个调参过程可能需要反复迭代两三次因为CTLE和预加重之间有相互影响。我遇到过一种情况CTLE调到最高档眼图反而变差。原因是过均衡把低频成分也放大了导致基线漂移。这时候要往回调一档找到均衡量和噪声之间的平衡点。这个平衡点没有理论公式只能实测。4.3 误码率测试如何判断是TMDS181的问题还是FPGA的问题误码率测试是验证链路可靠性的终极手段。测试方法是用FPGA生成PRBS码流经过TMDS181环回后接收统计误码数量。如果误码率超标怎么判断问题出在TMDS181还是FPGA一个实用的方法是分段测试。先在TMDS181的输出端直接抓眼图如果眼图很好但误码率仍然高问题可能在FPGA的接收端比如采样相位不对、端接不匹配。如果眼图本身就不好那问题在TMDS181的配置或输入信号质量。另一个方法是绕过TMDS181用短电缆直连FPGA和源端如果误码率正常说明TMDS181的配置有问题如果仍然异常说明FPGA接收端本身有毛病。注意误码率测试要跑足够长的时间。1E-12的误码率意味着每1万亿个比特才错1个按6Gbps算需要跑大约3分钟才能看到一个误码。如果只跑几秒钟就下结论很可能漏掉偶发误码。5. 多场景适配TMDS181在FPGA和GPU系统中的不同玩法5.1 FPGA做HDMI接收TMDS181作为前端调理在FPGA视频接收方案里TMDS181通常放在HDMI座子和FPGA之间。FPGA内部实现TMDS解码、视频时序解析和图像处理。这种架构的优势是FPGA不需要支持高速SerDes用普通IO就能接收TMDS信号降低了器件选型成本。具体实现上FPGA侧需要做几件事一是用IDELAY或ISERDES对TMDS181输出的数据和时钟做相位对齐找到最佳采样点二是实现TMDS解码算法8b/10b反向映射三是解析视频时序提取像素时钟、行同步、场同步和数据使能。Xilinx有现成的HDMI RX IP核Altera也有对应的方案可以直接调用但底层PHY的约束和时序收敛还是得自己调。这里有个经验TMDS181输出的数据和时钟之间的偏斜会直接影响FPGA的采样窗口。我通常会在FPGA侧对每个数据通道独立做IDELAY扫描找到误码率最低的延迟值然后固定下来。这个过程叫眼图扫描或bitslip训练是HDMI接收调试的必经步骤。5.2 GPU长距离输出TMDS181作为线缆延长器GPU的HDMI输出经过长线缆或背板后信号质量下降TMDS181可以放在链路中间做中继。这种场景下TMDS181配置为RXTX级联模式或者用两颗芯片背靠背。关键参数是均衡量和预加重的配合输入端的CTLE补偿上游线缆的损耗输出端的预加重补偿下游线缆的损耗。我实测过一条15米的HDMI线缆不加TMDS181时4K30Hz都无法稳定显示加了之后4K60Hz可以稳定跑几个小时不闪屏。但要注意级联会增加链路延迟对于游戏或实时交互场景这个延迟需要评估。TMDS181本身的延迟在纳秒级通常可以忽略但如果是多级级联累积延迟就要算一算了。5.3 多路HDMI输入切换TMDS181与MUX的配合有些项目需要多路HDMI输入切换比如4路HDMI输入1路HDMI输出。这种场景下TMDS181通常放在MUX之后对选中的那一路信号做调理。MUX的选型要注意带宽和隔离度带宽至少要支持6Gbps隔离度不够会导致未选中的通道串扰。另一种方案是每路输入各放一颗TMDS181然后通过FPGA做数字切换。这种方案成本高但信号质量更有保障因为每路信号都经过了独立的均衡和重定时。具体选哪种看项目对成本和性能的权衡。6. 几个容易被忽略的设计细节和我的个人体会第一个细节是TMDS181的散热。这颗芯片功耗不大通常几百毫瓦但在密闭机箱里长期工作结温可能会超过100度。我建议在芯片下方铺铜并打过孔到背面地平面利用PCB散热。如果环境温度高可以考虑加一个小散热片。第二个细节是HDMI连接器的屏蔽。HDMI座子的金属外壳要可靠接地否则外部干扰会通过座子耦合进差分线。我见过一个案例座子外壳没接地导致画面出现规律性噪点查了半天才发现是接地问题。第三个细节是I2C总线的上拉电阻。TMDS181的I2C总线需要上拉典型值是4.7k欧姆。如果总线上挂了多个器件上拉电阻要相应减小但不要小于1k欧姆否则功耗太大。另外I2C走线要远离差分对避免串扰。第四个细节是配置文件的固化。TMDS181本身没有非易失存储每次上电都需要重新配置。通常的做法是用FPGA或MCU在上电后通过I2C写入配置。如果系统里有MCU可以让MCU负责配置如果没有就用FPGA的I2C控制器。配置代码建议做成参数化模块方便不同项目复用。最后说一个我踩过的坑有一次调试一块板子TMDS181死活不出图查了I2C、时钟、电源都正常最后发现是HDMI座子的HPD热插拔检测信号没接对。HPD是源端用来检测接收端是否在线的信号如果HPD没拉高源端根本不会输出TMDS信号。这个坑让我明白HDMI链路调试不能只盯着TMDS181整个链路的握手信号都要检查一遍。提示HDMI链路里的DDC显示数据通道和CEC消费电子控制信号也经常被忽略。DDC用于读取EDID如果DDC不通源端可能无法识别显示器分辨率导致输出格式不对。CEC用于设备间控制不接也能出图但会影响联动功能。TMDS181这颗芯片用熟了之后会发现它很听话——配置对了就稳定工作配置错了就各种幺蛾子。关键是要理解它在链路里的位置和作用然后按照信号完整性的思路去调参。我个人的习惯是每块新板子第一次调试时先用示波器把TMDS181输入和输出的眼图都抓一遍心里有底之后再上电跑视频。这个习惯帮我省了很多来回折腾的时间。