模拟IC设计这行有个挺有意思的现象很多人学完拉扎维那本书小信号模型算得飞起手推增益公式能写满两页纸但一到真正画电路、跑仿真面对一个简单的共源放大器增益死活上不去带宽也窄得可怜。这时候老工程师通常会丢过来一句——“加个cascode试试”。问题来了cascode到底是什么它凭什么能提升放大器性能加了它之后又付出了什么代价这篇内容就是围绕Cascode共源共栅结构展开的从它为什么能提升增益、提升输出阻抗的底层原理到实际设计中的偏置策略、输出摆幅损失、噪声表现再到折叠式共源共栅和cascode电流镜这些常见变体我会把能想到的实操细节都摊开讲。适合正在学模拟IC设计、准备做放大器电路、或者仿真结果和理论对不上号的朋友参考。不堆公式但关键的推导逻辑会讲清楚不搞纯理论每一步都尽量落到实际电路和仿真验证上。1. 从共源放大器的增益瓶颈说起1.1 一个共源放大器到底能放大多少倍先看最基础的共源放大器。一个NMOS栅极接输入源极接地漏极通过一个电阻RD接到电源。它的低频小信号增益是Av -gm × (RD || ro)其中gm是晶体管的跨导ro是输出电阻。这个公式看起来简单但实际设计时会发现两个尴尬的事。第一RD不能无限大。RD越大增益越高但RD上的直流压降也越大输出节点的静态工作点会被拉低最终晶体管可能进入线性区。假设电源电压1.8V你想让输出静态点落在0.9V那RD上的压降就是0.9VRD的取值就被电流决定了。第二ro本身也不大。在典型的0.18μm工艺里一个中等尺寸的NMOS沟道长度取最小尺寸时ro可能只有几十kΩ。即使RD取很大增益也就几十倍换算成dB大概30dB出头。对于很多应用来说这个增益远远不够。我刚开始做设计的时候总觉得是自己管子尺寸没调好反复改W/L结果增益就是上不去。后来才明白本征增益gm×ro才是这个结构的理论上限跟你怎么调尺寸关系不大。在长沟道工艺里gm×ro大概在20到50之间到了先进工艺节点这个值还会更低。所以单管共源放大器的增益天花板其实在选工艺的时候就基本定死了。1.2 输出电阻为什么是增益的关键把增益公式拆开看Av -gm × Rout其中Rout RD || ro。gm由偏置电流和管子尺寸决定在给定功耗下可调范围有限。真正能做大文章的是Rout。这里有个直觉放大器本质上是一个压控电流源它把输入电压转换成电流这个电流流过输出端的等效电阻产生输出电压。输出电阻越大同样的电流变化就能产生更大的电压摆幅增益自然越高。所以提升增益的核心思路就一条在不牺牲太多其他指标的前提下尽可能提高输出节点的等效电阻。RD受限于电压余量ro受限于工艺和管子尺寸那有没有办法在输出端“制造”出一个更大的等效电阻Cascode就是干这个的。1.3 从“电阻”到“有源负载”的思路转换在讨论cascode之前先提一个常见的替代方案用电流源做负载。把RD换成一个PMOS电流源它的输出电阻是ro_pmos通常比同等面积的电阻大得多。这样Rout ro_nmos || ro_pmos增益能提升不少。但电流源负载也有问题。PMOS的ro虽然比电阻大但也就是几百kΩ量级而且两个ro并联之后还会打折。更重要的是电流源负载的输出摆幅受限于电流源的过驱动电压输出高电平最多到VDD减去PMOS的Vdsat。所以不管是电阻负载还是电流源负载单管共源结构的增益提升都有天花板。要突破这个天花板就得从结构上想办法——让输出电阻不再只是“一个管子的ro”而是“两个管子叠加后的等效电阻”。这就是cascode的核心思想。2. Cascode结构提升输出阻抗的底层逻辑2.1 共源共栅的电路形态与直觉理解Cascode的结构很直观在共源放大管的漏极上再串一个共栅管。底下那个管子M1是输入管栅极接输入信号源极接地上面那个管子M2是cascode管栅极接一个固定的偏置电压源极接M1的漏极漏极接负载。从直流通路看M1和M2串联流过相同的电流。从交流通路看M1还是把输入电压转换成电流但这个电流不再直接流向负载而是先经过M2的源极再从M2的漏极流出。关键变化在于从输出节点往下看看到的等效电阻不再是M1的ro而是被M2“放大”过的阻抗。2.2 输出阻抗的推导为什么能提升gm×ro倍这个推导值得认真走一遍因为它解释了cascode的全部价值。从M2的漏极往下看M2本身是一个共栅级。共栅级的输入阻抗从源极看进去大约是1/gm2但这是在考虑它源极接的阻抗之前的粗略值。更准确地说如果M2源极接了一个电阻Rsource那么从M2漏极看进去的阻抗是Rout2 ≈ ro2 × (1 gm2 × Rsource) Rsource现在Rsource就是M1从漏极看进去的阻抗也就是ro1。代入Rout ≈ ro2 × (1 gm2 × ro1) ro1 ≈ gm2 × ro2 × ro1这个结果非常漂亮。原本只有ro1现在变成了gm2 × ro2 × ro1放大了gm2 × ro2倍。而gm2 × ro2正是M2的本征增益通常在20到50之间。也就是说cascode把输出阻抗提升了一到两个数量级。用生活化的类比M1就像一个水管水流电流由输入电压控制。原本水流直接冲到出口出口的“阻力”就是ro1。现在在出口前面加了一个阀门M2这个阀门会感应水流的变化并自动调节开度使得从外面看进去水流的“等效阻力”变得非常大。M2的gm越大这种自动调节越灵敏等效阻力就越大。2.3 增益提升的量化从理论到仿真把cascode的输出阻抗代入增益公式Av -gm1 × Rout ≈ -gm1 × gm2 × ro1 × ro2如果M1和M2是同样的管子gm1 gm2 gmro1 ro2 ro那么Av ≈ -(gm × ro)²本征增益的平方。原来单管只有gm×ro现在变成了(gm×ro)²。如果gm×ro 30单管增益是30倍约30dBcascode增益就是900倍约59dB。这就是为什么cascode在需要高增益的场合几乎是标配。但这里有个前提负载阻抗必须足够大。如果负载是一个小电阻那Rout Rout_cascode || RLRL会主导cascode的提升效果就被吃掉了。所以cascode通常配合电流源负载或高阻抗负载使用才能发挥全部威力。我在实际仿真中验证过这个结论。用一个0.18μm工艺的NMOSW/L设为10/1偏置电流100μA单管共源电流源负载的增益仿真出来大概38dB。加上cascode管之后增益跳到了72dB左右。理论计算gm×ro大约35平方后约60dB仿真值偏低是因为负载电流源的ro有限并联后拉低了总阻抗。但趋势完全对得上。2.4 输出摆幅的代价增益不是白来的Cascode提升了增益但代价也很明显输出摆幅被压缩了。在单管共源结构中输出节点的最低电压大约是M1的Vdsat过驱动电压大概0.2V左右。加上cascode管M2之后输出最低电压变成了M1的Vdsat加上M2的Vdsat也就是两个过驱动电压之和大概0.4V。如果负载是PMOS电流源还要再加上PMOS的Vdsat总共可能到0.6V甚至更高。在低电源电压设计中这个摆幅损失是致命的。比如电源电压1.2V输出摆幅只剩0.6V信号稍微大一点就削顶了。所以cascode不是无脑加就行的得看你的电源电压和信号摆幅要求。这里有个经验如果电源电压低于1.5V单层cascode就要慎重考虑了。可以考虑折叠式cascode或者用其他增益提升技术比如正反馈、增益自举等但那些技术各有各的复杂度。3. 偏置策略与管子尺寸的实操取舍3.1 Cascode管的栅极偏置怎么定Cascode管M2的栅极需要一个固定的直流偏置电压Vb。这个电压的取值直接决定了M2的工作状态和输出摆幅。M2要工作在饱和区条件是Vds2 Vdsat2。而Vds2 Vout - Vsource2其中Vsource2是M1的漏极电压也就是M1的Vds1。所以Vout Vds1 Vdsat2为了让输出摆幅最大我们希望Vds1尽量小刚好让M1处于饱和区边缘也就是Vds1 Vdsat1。同时Vdsat2也尽量小。所以Vb的取值应该让M2的源极电压即M1的漏极电压大约等于Vdsat1。具体来说Vb Vgs2 Vsource2 Vgs2 Vdsat1。而Vgs2 Vth2 Vdsat2。所以Vb ≈ Vth2 Vdsat2 Vdsat1这个电压通常通过一个二极管连接的管子或者电阻分压来产生。实际设计中Vb往往由一个偏置电路提供这个偏置电路需要跟踪工艺角和温度变化否则M2可能进入线性区cascode就失效了。我踩过的一个坑早期设计时用理想电压源给Vb仿真结果很好。但换成实际偏置电路后增益掉了十几dB。原因是偏置电路的输出阻抗不够低或者偏置电压随工艺角偏移导致M2的Vds不够。后来改用二极管连接的NMOS加电流源产生Vb问题才解决。3.2 M1和M2的尺寸怎么配一个常见的误区是让M1和M2完全一样。实际上两者的优化目标不同。M1是输入管它的gm决定了整个放大器的跨导。在给定偏置电流下gm sqrt(2 × μCox × W/L × Id)。要增大gm可以增大W/L但W/L太大会增加寄生电容影响带宽。M2是cascode管它的gm2出现在输出阻抗公式里所以gm2越大输出阻抗越高。但gm2增大同样意味着W/L增大寄生电容增加。而且M2的源极有一个寄生电容Cgs2这个电容和M1的ro构成一个极点可能影响高频响应。实际经验是M2的W/L可以比M1稍大一些但不要大太多。通常取相同或1.5倍左右。如果M2太大它的Cgs2会降低cascode节点的阻抗反而削弱增益提升效果。另外M2的沟道长度可以取比最小尺寸稍大以提高ro2。因为输出阻抗公式里ro2也是乘数因子增大ro2直接提升增益。但沟道长度增大意味着面积增大、寄生电容增大需要折中。3.3 偏置电流的选择与功耗权衡偏置电流Id决定了gm和ro。gm与sqrt(Id)成正比ro与1/Id成反比。所以增益Av ≈ gm1 × gm2 × ro1 × ro2代入关系gm ∝ sqrt(Id)ro ∝ 1/IdAv ∝ sqrt(Id) × sqrt(Id) × (1/Id) × (1/Id) 1/Id也就是说增益与偏置电流成反比。电流越小增益越高。这符合直觉电流小ro大增益高。但电流不能无限小。第一gm会下降导致带宽降低第二电流太小管子可能进入亚阈值区模型不再准确第三噪声性能会变差。所以偏置电流的选择是一个多目标优化问题。我的做法是先根据带宽要求确定gm1因为GBW gm1 / CL然后根据增益要求确定总电流。如果增益不够优先增大管子沟道长度而不是减小电流因为减小电流会影响带宽和噪声。4. 折叠式共源共栅低电压下的折中方案4.1 套筒式与折叠式的结构差异前面讲的是套筒式cascodetelescopic cascode输入管和cascode管是同一类型直接串联堆叠。这种结构增益高、噪声低、功耗小但输出摆幅损失大而且输入共模范围窄。折叠式cascodefolded cascode换了个思路输入管M1仍然是NMOS但cascode管M2换成PMOS电流从M1的漏极“折叠”到PMOS支路。这样M1和M2不再是串联堆叠而是并联在不同支路上输出节点的电压余量要求降低了。具体来说折叠式cascode的输出最低电压大约是M1的Vdsat加上PMOS电流源的Vdsat不再需要叠加两个NMOS的Vdsat。在低电源电压下这个优势非常明显。但折叠式的代价是功耗更大。因为折叠支路需要额外的电流通常总电流是套筒式的两倍左右。而且折叠节点M1漏极和M2源极的连接点有较大的寄生电容高频性能稍差。4.2 折叠式cascode的偏置细节折叠式cascode的偏置比套筒式复杂一些。M1的漏极电压由PMOS cascode管的源极电压决定而这个电压又由PMOS的栅极偏置决定。需要确保M1的Vds足够大同时PMOS cascode管也处于饱和区。一个实用的偏置方法是用两个二极管连接的管子产生PMOS cascode的栅极电压再用一个NMOS电流源给M1提供偏置电流。这样整个偏置网络可以跟踪工艺角和温度。在实际仿真中我习惯先扫描PMOS cascode管的栅极电压观察输出摆幅和增益的变化曲线找到最佳偏置点。通常这个点对应的输出摆幅比套筒式大0.2到0.3V但增益会低几个dB。4.3 折叠式cascode的噪声表现折叠式cascode的噪声通常比套筒式差。原因是折叠支路上的PMOS电流源会贡献噪声而且这个噪声直接出现在输出端。套筒式cascode的电流源噪声被cascode管隔离了一部分影响较小。如果噪声是首要指标套筒式cascode是更好的选择。如果电源电压低、摆幅要求高那就只能接受折叠式的噪声代价或者通过增大输入管gm来降低输入参考噪声。5. Cascode电流镜偏置电路里的常客5.1 普通电流镜的精度问题Cascode不仅用在放大器里在电流镜里也是常客。普通电流镜两个管子栅极相连、源极接地的输出电阻就是ro镜像电流的精度受限于输出电阻。如果输出节点的电压变化镜像电流也会跟着变这在精密偏置电路里是不可接受的。Cascode电流镜在普通电流镜的输出管上再串一个cascode管把输出电阻从ro提升到gm×ro×ro。这样即使输出节点电压变化镜像电流也能保持稳定。5.2 Cascode电流镜的电压余量代价Cascode电流镜的代价同样是电压余量。输出节点的最低电压从Vdsat变成了2×Vdsat。在低电压工艺里这个代价有时候无法承受。一个常见的折中方案是低压cascode电流镜low-voltage cascode current mirror。它通过一个电平移位电路让cascode管的栅极电压刚好比输出管的漏极电压高一个Vgs从而把输出最低电压降到Vdsat加上一个小余量。这个结构在拉扎维的书里有详细推导实际用起来也很稳。我在设计偏置电路时如果电源电压允许优先用cascode电流镜因为它的精度和电源抑制比都更好。如果电源电压紧张就用低压cascode或者普通电流镜加共源共栅补偿。5.3 Cascode电流镜在误差放大器中的应用误差放大器是电源管理芯片里的核心模块它的增益直接影响环路精度。很多误差放大器采用cascode结构来提升增益同时用cascode电流镜做负载和偏置。这里有个设计要点误差放大器的输出通常需要驱动一个较大的电容负载所以输出级往往需要一定的驱动能力。纯cascode输出级的驱动能力有限通常会在cascode后面再加一个源极跟随器或者推挽输出级。另外误差放大器的输入失调电压很重要。Cascode结构本身不会引入额外的失调但如果M1和M2的匹配不好失调会变大。所以在版图设计时cascode管和输入管都要做匹配布局比如共质心结构。6. 仿真验证与常见问题排查6.1 增益仿真AC分析与实际值的差距仿真cascode放大器的增益最直接的方法是跑AC分析看低频增益。但有几个坑需要注意。第一AC分析用的是小信号模型不包含大信号效应。如果管子的静态工作点不对比如M2进入了线性区AC仿真可能仍然给出一个看起来不错的增益但实际电路已经失效了。所以跑AC之前一定要先跑DC分析确认所有管子的Vds、Vgs、Vth和区域。第二负载效应。如果输出端接了电容负载AC分析会显示一个主极点增益在低频是平的高频滚降。但如果负载是电感或者谐振网络情况会更复杂。对于纯容性负载GBW gm1 / CL这个公式可以用来快速估算带宽。第三仿真精度设置。AC分析的精度受reltol和abstol影响。如果增益很高比如80dB以上默认精度可能不够需要收紧reltol。我通常把reltol设到1e-5abstol设到1e-15确保高增益下的仿真结果可信。6.2 输出摆幅的仿真方法输出摆幅不能直接从AC仿真看出来需要跑DC扫描或者瞬态仿真。DC扫描的方法固定输入共模电压扫描输出节点的电压通过一个电压源强制观察输出电流的变化。当输出电流偏离正常值超过一定比例时对应的输出电压就是摆幅边界。更直观的方法是跑瞬态仿真给一个正弦输入逐渐增大幅度观察输出什么时候开始削顶。这个方法更接近实际使用场景但比较耗时。我通常先用DC扫描快速确定摆幅范围再用瞬态仿真验证。如果摆幅不够优先检查偏置电压是否合理然后考虑换折叠式结构或者降低过驱动电压。6.3 常见问题增益不升反降有时候加了cascode管增益反而下降了。这种情况通常有几个原因。原因一M2的偏置电压不对导致M2进入线性区。这时候M2不再是一个高阻抗的cascode管而是一个小电阻输出阻抗反而降低。检查方法是看M2的Vds是否大于Vdsat。原因二负载阻抗太小。如果负载是一个小电阻cascode提升的输出阻抗被负载短路了总阻抗还是由负载决定。这时候加cascode没有意义。原因三寄生电容的影响。在高频下cascode节点的寄生电容可能形成一个低阻抗通路降低增益。这时候需要检查cascode节点的极点频率是否低于工作频率。原因四仿真设置问题。比如AC分析的频率范围不对或者精度不够导致结果不可信。排查顺序建议先看DC工作点再看负载阻抗最后看频率响应。大部分问题都能在前两步找到原因。6.4 版图阶段的注意事项Cascode放大器的版图有几个关键点。第一M1和M2的匹配。虽然两者的尺寸可能不同但它们的相对位置和方向应该一致以减少工艺梯度的影响。通常采用共质心布局或者交叉指状布局。第二cascode节点的寄生电容。这个节点连接M1的漏极和M2的源极寄生电容包括M1的Cdb、M2的Csb以及连线电容。这个电容会降低高频增益所以版图上要尽量减小这个节点的面积连线要短而宽。第三偏置线的屏蔽。偏置电压线容易受到噪声干扰尤其是从电源或地弹跳耦合过来的噪声。在版图上偏置线应该远离时钟线和开关信号线必要时加屏蔽。第四电源和地的去耦。Cascode放大器对电源噪声比较敏感尤其是cascode管的栅极偏置如果直接接电源电源噪声会直接调制cascode管的工作点。所以偏置电路应该有良好的电源抑制比或者在版图上加去耦电容。7. 从单管到cascode一个完整的增益提升路径7.1 设计流程的梳理如果让我从头设计一个高增益放大器我会按这个顺序走第一步确定指标。增益多少dB带宽多少MHz输出摆幅要求功耗预算噪声要求。这些指标决定了结构选型。第二步选结构。如果电源电压高1.8V、增益要求高60dB、噪声要求严选套筒式cascode。如果电源电压低1.5V、摆幅要求高选折叠式cascode。如果增益要求不高40dB单管共源加电流源负载就够了。第三步定偏置。根据带宽确定gm1根据增益确定总电流和管子尺寸。偏置电路要能跟踪工艺角和温度。第四步仿真验证。先跑DC确认工作点再跑AC看增益和带宽再跑瞬态看摆幅和失真最后跑噪声和电源抑制比。第五步版图设计。注意匹配、寄生、屏蔽和去耦。7.2 一个实际的设计案例假设要设计一个两级放大器第一级用套筒式cascode第二级用共源。电源电压1.8V总电流1mA负载电容2pF目标增益80dB带宽10MHz。第一级套筒式cascode偏置电流200μAM1的W/L取20/1M2的W/L取20/1。仿真增益约60dBGBW约15MHz。第二级共源偏置电流800μAW/L取50/1增益约20dB。两级级联后总增益80dB带宽受第一级主极点限制约10MHz。这个设计的关键是第一级的增益要足够高否则第二级的增益补不回来。另外两级之间的极点要拉开否则可能振荡。通常在第一级输出和第二级输入之间加一个米勒补偿电容把主极点压低保证相位裕度。7.3 增益提升的其他技术路径Cascode不是唯一的增益提升方法。其他常见技术包括增益自举gain boosting在cascode管的基础上再加一个辅助放大器把cascode节点的电压稳定住进一步提升输出阻抗。增益可以再提升一个gm×ro倍但辅助放大器增加了复杂度和功耗。正反馈通过正反馈部分抵消输出电阻提升增益。但正反馈容易导致不稳定实际用得少。多级级联简单粗暴但级数多了之后频率补偿变得困难而且功耗和面积都上去了。电流复用让同一股电流流过多个增益级提升增益而不增加功耗。但结构复杂设计难度大。在实际项目中选择哪种技术取决于指标要求和设计复杂度预算。Cascode是最成熟、最可靠的选择其他技术往往是在cascode不够用的时候才考虑。7.4 我个人的经验总结做了这些年模拟IC设计关于cascode有几点体会。第一cascode不是万能的。它在高电源电压、高增益、低噪声的场合非常有效但在低电源电压下会严重限制摆幅。选结构之前一定要先看电源电压和摆幅要求。第二偏置是cascode的灵魂。同样的电路结构偏置设计得好增益能到70dB偏置设计得差增益可能只有40dB。偏置电路要能跟踪工艺角和温度否则仿真通过但流片失败。第三仿真和实测的差距往往在版图上。Cascode节点的寄生电容、偏置线的噪声耦合、电源地的去耦这些在原理图阶段看不出来但版图阶段会直接影响性能。所以版图设计要尽早介入不要等原理图完全定稿了才开始画版图。第四不要迷信公式。gm×ro的平方是理论值实际电路中负载效应、寄生电容、偏置电路的输出阻抗都会打折。仿真验证是必须的而且要用实际偏置电路仿真不要用理想电压源。第五多和工艺厂沟通。不同工艺的管子特性差异很大有些工艺的ro特别小cascode的提升效果有限。在选工艺之前先看看工艺厂提供的管子特性曲线估算一下gm×ro的大致范围再决定用不用cascode。最后分享一个小技巧在仿真cascode放大器时可以先把cascode管用一个理想电流源代替仿真单管共源的增益然后再换成实际cascode管对比两者的差异。这样可以快速判断cascode是否真的起了作用以及提升幅度是否符合预期。如果提升不明显就要检查偏置和负载了。