最近在做一块音频算法评估板需要近 10MB 的缓冲区来存中间数据MCU 内部 SRAM 明显不够用。加外部 PSRAM 是常规方案但我碰到的情况比较麻烦板子上只留了一个 XSPI instance 的引脚资源却要挂两片 PSRAM 才够容量。折腾了一周把方案选型、硬件接线、固件初始化和调试过程中踩过的坑完整记录下来给同样被XSPI 单实例多设备问题卡住的朋友一个参考。先说结论在一个 XSPI instance 里集成两片 PSRAM 完全可行但不同 XSPI 控制器支持的拓扑不一样硬件和软件必须配套调整。常见做法是共享数据总线、分开片选两份 PSRAM 各自映射到独立的地址空间如果你的 XSPI 控制器支持更宽的并行模式也可以把两片焊成 x16 数据总线容量和带宽同时翻倍。下面逐步拆解。1. 整体设计为什么两片 PSRAM 不选两个 XSPI 实例1.1 触发需求单实例双片选还是双实例看到2 PSRAM这个需求第一反应往往是那就再开一个 XSPI 实例一片挂一个。很多 MCU 确实提供了两个 XSPI 外设比如 STM32H7 的 OCTOSPI1/OCTOSPI2NXP i.MX RT 系列的 FlexSPI1/FlexSPI2这样看起来最简单每个实例独立配置、独立访问。但实际工程里这条路经常走不通引脚不够。XSPI 走 8 线OPI/Octal模式时一组就要 CLK、nCS、DQ0-DQ7、DQS 等十几个引脚。两个实例并行使用引脚占用直接翻倍很多 LQFP 封装的 MCU 根本没有这么多可用 IO。时钟和中断资源翻倍。每个 XSPI 实例要吃各自的时钟、DMA 请求和中断对系统资源的压力成倍增加。软件复杂度没有降低。两个实例要分别初始化一旦两个接口的时钟相位、时序参数有差异排查问题时要同时盯两套寄存器。所以单实例双片选才是通用性最好的解。一个 XSPI instance 里挂两片同型号 PSRAM共享大部分信号线唯一多出来的就是第二根片选线 nCS1。这样引脚增量最小软件上只要多配一组 bank 配置主流的带 XSPI 控制器 MCU 都能支持。1.2 两条技术路线双片选容量翻倍 vs 并联数据线带宽翻倍一个 XSPI 实例集成两片 PSRAM本质上只有两种拓扑路线 A共享数据总线独立片选两片 PSRAM 的 CLK、DQ0-7、RESET 全部并联到 XSPI 的同一组引脚只有 nCS 分成 nCS0/nCS1 两根。XSPI 控制器通过拉低不同的片选来决定当前跟哪一片通信。这种方案的特点容量直接相加。两片 8MB PSRAM 得到 16MB两片 32MB 得到 64MB。带宽不翻倍。同一时刻只有一片 PSRAM 在工作因为数据总线只有 8 根。硬件改动最小几乎所有 XSPI 控制器都支持双片选。两片 PSRAM 相互隔离坏了一片不影响另一片访问降级使用也方便。路线 B数据线并联组成 x16 宽总线把两片 PSRAM 的数据线分别接到 XSPI 的 DQ0-7 和 DQ8-15CLK 和地址线共用nCS 可以共用一根。每次访问时两个 PSRAM 同时被片选激活一个提供低 8 位数据另一个提供高 8 位数据。这种方案的特点容量翻倍、带宽也翻倍。地址宽度少一根但每个地址存 16 bit总容量依然是两片之和单次读写成 16 bit持续吞吐接近单片的 2 倍。对 XSPI 外设要求极高。XSPI 数据线宽度必须支持 x16 或 x8 扩展模式。目前不少 MCU 的 OCTOSPI 只有 x8不支持这种并联接线NXP FlexSPI 的 parallel mode 倒是可以。两片必须完全同型号、同批次电气特性差异大的话时序和数据眼图很难兼顾。任何一片出问题整个存储系统直接瘫痪没有降级空间。1.3 怎么选我给的决策顺序如果目标只是想扩大容量选路线 A。绝大多数2 PSRAM in one XSPI的需求都是容量不够不是带宽不够。音频缓冲、AI 推理中间结果、GUI 帧缓冲这类应用PSRAM 本身的带宽已经够用真正缺的是 MB 级的大块连续内存。如果应用是图像传感器采集、高速数据记录这类明显带宽受限的场景并且确认主控 XSPI 控制器支持 x16 数据线模式再考虑路线 B。但路线 B 的 PCB 布线要求和器件一致性要求都更高量产项目要慎重。我这次做的是音频算法缓冲区带宽要求不高所以最终选了路线 A。后面讲硬件和固件都以路线 A 为主路线 B 的关键差异会在相关小节单独说明。2. 硬件设计要点与数据手册里不会提醒的事2.1 引脚连接与片选规划路线 A 的接线非常直接。以两片 8MB 的 8 线 PSRAM 为例信号连接关系如下信号XSPI 引脚第一片 PSRAM第二片 PSRAM备注时钟CLKCLKCLK并联需等长片选0nCS0nCE/nCS悬空第一片选中引脚片选1nCS1悬空nCE/nCS第二片选中引脚数据0-7DQ0-7DQ0-7DQ0-7并联双向总线写保护按需接WPWPPSRAM通常可悬空复位按需接RESETRESET可并联或独立控制有几个细节容易踩坑片选线千万不能并联。两个 PSRAM 的 nCE/nCS 必须分别接到 XSPI 的 nCS0 和 nCS1。如果接成并联两片会在所有命令下同时响应数据冲突、地址错乱全来了。数据线并联时两片 PSRAM 默认输出都是高阻态所以并联本身不会冲突关键靠片选决定谁驱动总线。有些 PSRAM 的 RESET 引脚内部有上拉外部可以直接并联。但不同厂商的器件内部上拉强度不同稳妥起见 RESET 线加 10kΩ 上拉到 VCC并通过 100nF 电容到地防止上电瞬间毛刺。电源去耦必须每片独立。10uF 钽电容加 100nF 陶瓷电容尽量靠近 VCC 引脚。我之前偷懒只在板子电源入口放一个 10uF结果第二片 PSRAM 在满速访问时偶发超时加完独立去耦电容再没出现过。2.2 上电时序与模式切换很多人初始化失败都在这一步PSRAM 和 NOR Flash 有一个本质区别掉电数据丢失上电后不能立刻访问。器件从上电到内部初始化完成需要一段时间不同厂商不一样常见在 150us 到 500us 之间。数据手册里通常叫 tVCC 或 tPU这个值容易被忽略因为很多人的测试代码在板子起来后早就超过这个时间了。但在冷启动后很快访问 PSRAM的固件路径上这个等待时间是必须处理的。我的做法是在 XSPI 初始化和 PSRAM 识别之间加至少 1ms 延时给足余量。上电后PSRAM 通常默认工作在标准的 SPI 1-1-1 模式x1。只有发特定命令切换后才进入 QPIx4或 OPIx8高性能模式。所以初始化的第一步不是直接配 memory-mapped而是先用最慢的 x1 模式发命令读回 JEDEC ID确认设备在线然后再发模式切换命令。这里特别强调两片 PSRAM 必须分别做识别和模式切换。不存在给 CS0 发了命令CS1 也自动生效这回事。XSPI 每次操作只激活一根片选线你发命令时拉低的是谁谁才会执行。所以初始化流程要对 nCS0 和 nCS1 各做一遍完整的识别 - 切模式 - 验证流程。2.3 PCB 布线与信号完整性双片并联比单片的苛刻程度高得多单片 PSRAM 布线其实很宽松8 线模式跑 60-80MHz 一般问题不大。但两片并联后CLK 和 DQ 信号要同时驱动两个芯片负载电容直接翻倍信号的上升沿变缓、反射变多实际能稳定跑的最高主频往往比单片低 20%-30%。几个实测有效的做法CLK 线用星型拓扑从 MCU 时钟引脚分别走线到两片 PSRAM尽量等长不要先到一片再到另一片。菊花链会让第二片的时钟比第一片晚时序裕量被吃掉。数据线、命令线上的串阻建议加 22Ω-33Ω靠近 MCU 端放置。这能吸收大部分反射代价是信号边沿略变缓但对 PSRAM 这类接口影响很小。走线长度控制在 30mm 以内DQ0-7 内部保证 1-2mm 误差与 CLK 的误差控制在 10mm 以内。如果条件允许给 DQS如果有这根线单独包地。普通 PSRAM 多半没有 DQS走的是固定延迟读这时等长走线更重要。有一个容易忽略的问题是两片 PSRAM 并联后片选 nCS0/nCS1 的走线相对较长时片选信号抖动会造成偶发误选中。我在调试时看到过 CS1 上叠加的串扰脉冲把第一片带崩的情况。解决方法是把 nCS0/nCS1 也加上 33Ω 串阻并且远离 CLK 线布线。串阻选型时可以稍微关注一下阻值阻值太小抑制振铃效果差太大则会削弱驱动能力导致高电平裕量不足。3. 固件初始化与读写验证3.1 外设配置与引脚复用先让 XSPI 外设正常张嘴固件流程的第一步是配置 GPIO 复用和 XSPI 外设时钟。以常见的 HAL 库为例大致结构是这样的void XSPI_GPIO_Init(void) { GPIO_InitTypeDef gpio {0}; __HAL_RCC_XSPI_CLK_ENABLE(); __HAL_RCC_GPIOA_CLK_ENABLE(); /* 根据实际引脚修改 */ __HAL_RCC_GPIOB_CLK_ENABLE(); gpio.Pin GPIO_PIN_1 | GPIO_PIN_2; /* CLK, nCS0 */ gpio.Mode GPIO_MODE_AF_PP; gpio.Pull GPIO_PULLUP; /* 片选带上拉 */ gpio.Speed GPIO_SPEED_FREQ_VERY_HIGH; gpio.Alternate GPIO_AF10_XSPI; HAL_GPIO_Init(GPIOA, gpio); /* DQ0-7, nCS1 类似配置Pin 和 GPIOx 按原理图填 */ }GPIO 配置没有太多玄学但注意三点片选引脚nCS0/nCS1建议使能内部上拉防止 MCU 复位期间片选被拉低导致 PSRAM 误响应。数据线 DQ0-7 在 GPIO 复用模式下不需要手动配置上下拉让外设接管即可。速度等级要足够高否则高速模式下的信号会被 GPIO 驱动能力拖垮这种问题用示波器才能看得出来。GPIO 完成后初始化 XSPI 外设参数。对 PSRAM 来说时钟极性CPOL和相位CPHA通常按数据手册推荐设置。CLK 分频系数决定了实际时钟频率我的做法是先配一个比较低的频率例如 20MHz 左右完成初始化和识别再在进入 memory-mapped 前把频率提到目标值。这样即使上电时序有意外也不会因为高速下不稳定而卡死初始化流程。3.2 芯片识别与高性能模式切换两片都必须单独认证外设初始化好后先别急着配 memory-mapped。用间接模式indirect mode发命令一步一步来。以常见 PSRAM 为例典型序列是发 JEDEC ID 命令9Fh读 3-6 字节。不同型号返回的厂商 ID、密度、版本号不同只要返回值和数据手册一致就说明这个 CS 上的器件通信正常。根据数据手册发送进入 x8/OPI 模式的命令和配置序列。这一步各厂商差别大有的是一条命令直接进入有的是先写配置寄存器再复位。发校验命令读回模式寄存器确认已经切换到目标模式。对另一根片选重复完全相同的操作。这个流程里最容易翻车的是第 2 步。很多人看到PSRAM 默认 x1 模式就直接在 x8 模式下发命令结果要么读到乱码要么命令没被识别。这里有个小技巧在切换模式之前强制把 XSPI 的数据线宽度配置成 x1模式和 PSRAM 上电状态保持一致。等 PSRAM 确认进入 x8 后再把 XSPI 配成 x8。这样避免了时序交叉带来的不确定性。另外一个必须记住的点读写 PSRAM 不需要像操作 NOR Flash 那样发写使能WREN。PSRAM 没有扇区擦除概念直接写写前也不需要 06h 命令。有些从 Flash 转过来的人会习惯性发 WREN虽然无害但没必要反而拖慢速度。3.3 内存映射与地址分配策略两个 bank 怎么安排才合理PSRAM 完成模式切换后就可以配置 memory-mapped 模式。在 memory-mapped 模式下CPU 直接通过 AHB 总线映射地址访问 PSRAM不需要软件一条条发命令。XSPI 控制器会把 CPU 的读/写事务自动翻译成 PSRAM 命令序列。两片 PSRAM 在这个模式下对应两个不同的地址区段。以典型的带双片选 XSPI 的 MCU 为例地址关系大致是片选内存映射起始地址容量nCS00x900000008MBnCS10x940000008MB具体起始地址查你所用 MCU 的参考手册我这边只是给出一个形式。关键是两个 bank 的地址是独立的软件层面想把它们当一整块 16MB 用需要自己做地址拼接。操作上有几种做法最简单在链接脚本中分别定义两个段一个挂在 bank0 地址一个挂在 bank1 地址。源码里用指针操作时手动选择用哪块内存。用 RTOS 的 heap把两个 bank 都注册到堆管理器分配空间时按需从两个区各取一块。用 MPU/MMU 做地址重映射把 bank1 重映射到 bank0 之后的连续虚拟地址但多数 MCU 没有 MMUMPU 也只能做对齐映射限制比较多。我在实际项目里是直接把两个 bank 都注册到 FreeRTOS heap 的附加区域用一个大数组描述两块内存的起始和大小分配时优先从 bank0 取取不够再取 bank1。这样对上层应用来说看到的是一整块 16MB 连续逻辑堆空间。3.4 读写验证与带宽评估不能只测一个地址段初始化配置完成后必须有一个完整的读写测试过程不能只访问第一个 bank 或者只在 memory-mapped 模式里读几个字节就算完事。我的测试套路是每个 bank 先写递增字节序列 0x00-0xFF循环填满整个 PSRAM再整片读回比对。这一步检查地址线是否存在悬空、短路、数据线错位。写几个特征 pattern0xA5A5A5A5、0x5A5A5A5A、0xAA55AA55、0x0000FFFF交错写入不同地址再读回。这一步用来抓总线竞争和片选串扰。对第二个 bank 重复上述操作但把 pattern 取反避免两个 bank 的数据模式一样导致互相掩盖错误。最后做双 bank 交替访问测试写 bank0 地址、写 bank1 地址、读 bank0、读 bank1 交替执行几千次模拟真实访问负载。实测下来在 60MHz 主频、x8 数据线模式下单 bank 持续读速度大约在 50-60MB/s写略慢。这是 PSRAM 的典型水平别期待它能跟内部 SRAM 比延迟和带宽。如果项目对实时性要求高要配合 DMA 和缓存行管理来用不能直接在中断回调里穿插大量 PSRAM 访问。4. 调试实录常见问题与排查思路4.1 第二片 PSRAM 完全不可访问现象第一片一切正常第二片读 ID 时返回全 F 或者超时。排查方向片选引脚复用配置错。检查 GPIO_AF 是否正确我之前把 nCS1 的 AF 号配成了 nCS0 的 AF导致引脚没有连到 XSPI 外设内部。地址区段用错。有些 MCU 的 bank1 映射地址和 bank0 不在同一个地址区域如果照着 bank0 的地址减偏移去访问 bank1可能落在未映射区。查参考手册的 memory map 表。XSPI 控制器的 bank 配置寄存器没配。双片选模式下每个片选有一套独立的通信配置寄存器包括数据线宽度、指令序列、时序参数。只配了 CS0 那片CS1 自然访问不了。处理建议先用逻辑分析仪抓 nCS1 是否在发命令时被拉低。如果 nCS1 一直为高说明软件根本没选中第二片回寄存器配置找问题。4.2 第一片正常、第二片偶发乱数据现象第二片能用但跑一段时间后读回的数据偶尔错一两个 bit。这类问题基本都是硬件时序问题软件代码往往是碰巧能用而不是稳定能用。检查这几个点CLK 到两片 PSRAM 的走线长度差过大。第二片离 MCU 远、走线长信号到达偏晚建立时间不足。解决办法是调整走线或者降低 XSPI 主频。数据线上的串阻缺失反射导致数据采样点偏移。给 DQ0-7 加 22Ω 串阻后再测。nCS1 片选线被其他信号串扰产生毛刺。这个问题通常只在高速切换时出现降低边沿斜率或者在软件里增加片选输出延迟可以缓解。还有一个容易忽略的第二片 PSRAM 的电源引脚缺少独立去耦电容片内压降在突发访问时跌到规格以下。我遇到过一次加完电容立竿见影。4.3 访问 PSRAM 时 CPU 卡死或进入 HardFault现象初始化没问题但一旦在 memory-mapped 模式下 memcpy 大片数据CPU 就卡死或进 HardFault。这个现象常见原因是 XSPI 的 FIFO 或 AHB 读事务没有正确完成。排查和解决思路检查 memory-mapped 模式下的 read latency等待周期和采样边沿配置。PSRAM 读数据有固定延迟如果实际读取时机比 PSRAM 输出数据还早读回的就是随机值严重时控制器状态机卡死。把等待周期调大 1-2 个时钟周期再试。检查 DMA 配置。如果使用 DMA 搬运数据DMA 的突发长度burst不能超过 XSPI 控制器支持的 FIFO 阈值。过大的 burst 可能导致 FIFO 上溢/下溢。如果开了 D-Cache访问 PSRAM 后一定要做 cache clean/invalidate。PSRAM 是外部内存不具备缓存一致性DMA 写完后 CPU 读到旧数据是最常见的问题。测试代码里至少在每次 DMA 完成后调用一次 invalidate。调试时建议先关闭 Cache 和优化用 volatile 指针逐字节访问确认逻辑正确后再开 Cache 和编译优化。4.4 带宽没有翻倍的真相用了两片 PSRAM很多人会以为整体带宽是单片的 2 倍。但在共享数据总线的路线 A 下这个期望是错的。两片 PSRAM 虽然容量翻倍但同一时刻只有一片能占用数据总线所以峰值带宽跟单片完全一样。真正能让带宽翻倍的是路线 B 的 x16 并联但前提是你的 XSPI 控制器支持这种并行模式。如果你的场景属于带宽不够选路线 A 只会解决容量问题带宽瓶颈依旧在。我的建议是先评估应用的实际瓶颈是容量还是带宽。如果是带宽优先考虑用内部 SRAM 或 DMA 双缓冲把 PSRAM 访问摊到后台而不是盲目加片。4.5 现场调试经验补充从初始化到稳定的三个原则最后补充几个我反复用的调试原则。第一初始化阶段把 XSPI 主频降到最低识别成功后再逐步提频。别一上来就高负载压测能跑通不代表稳定。第二每改一次硬件或 PCB 走线都要重新跑一遍完整的双 bank 压力测试不能只测第一片。第三量产固件里建议保留一个自检函数上电后通过 JEDEC ID 识别和几组 pattern 读写确认两片 PSRAM 都在线否则早期硬件问题可能会伪装成应用层 bug排查成本高很多。如果让我重新做一次这个项目我会在硬件设计阶段就按两片独立去耦、CLK 星型走线、所有信号加串阻的标准来做而不是等测试阶段发现不稳定再去补。PSRAM 这玩意看起来简单x1 模式怎么都稳一旦切到 x8、跑上高频布局布线的细微差别全都会暴露出来。提前按严格标准做后面省下的调试时间远超布线时多花的半小时。