看到“Firms Collaborate on Tiny PoL DC-DC Converter”这个标题我第一反应不是“哪家发布了新片子”而是“又有多家公司凑在一起造一颗小电源了”。这种新闻在电源圈里看着不起眼但它往往比某一家发布旗舰芯片更值得琢磨因为PoLPoint-of-Load负载点DC-DC转换器能做到“Tiny”很大程度上靠的不是单点突破而是整个供应链一起使劲的结果。这篇文章想聊透几件事PoL为什么是板级电源里最绕不开的一类器件几家公司合作做一颗小转换器背后到底是哪些环节在互相依赖“Tiny”这个尺寸目标会给电气性能、热设计、量产测试带来哪些连锁反应以及对我们这些做硬件、做电源、做系统集成的人来说拿到这类器件之后过去的哪些设计习惯需要调整。如果你是做板卡供电、负责器件选型或者单纯想弄明白“一颗小DC-DC为什么能挤掉砖块电源”这篇东西应该对你有用。1. “Tiny PoL”这个名字拆开看全是行业信号1.1 PoL早已不是“降压小板”而是板级电源的承重墙很多人一提PoL觉得就是“把12V降到1V的小东西”。这话没错但对现代数字系统来说这个“小东西”的位置和意义已经完全不同了。看看现在主芯片的供电需求核心电压从早年的3.3V、1.8V一路降到1.0V、0.8V甚至0.65V电流从几安培涨到几十安培、上百安培。单板上的供电轨数量也越来越多一块AI加速卡或者高端交换板少说十几路、多则二十几路电压轨。每一路都需要独立的DC-DC变换而且要保证电压精度、纹波、瞬态响应都过关否则再好的CPU/GPU/FPGA也跑不出标称性能。这里有个基本物理问题。假设1V的供电轨走线电阻是0.5mΩ负载电流10A线上压降就是5mV——看起来不多可1V的容差通常只有±3%也就是±30mV5mV已经占了六分之一。功率再大点电流冲到30A线上损耗和压降就没法忽视了。更麻烦的是动态过程负载电流瞬间变化时走线寄生电感会产生电压尖峰严重时直接触发芯片欠压复位。所以电源必须贴着负载放让从变换器输出到负载引脚的路径尽可能短。这就是PoL存在的根本原因它不是电源系统的“附加项”而是负责把总线电压变成芯片可用电压的“最后一公里”。这一公里的质量直接决定了整块板卡的性能上限。而“Tiny PoL”之所以值得关注是因为它体积缩小的同时功能并没有缩水——把这一公里做得更短、更高效、更好放。1.2 多家企业“Collaborate”是常态但这次合作的范围更大半导体行业里“合作”不是新鲜事。芯片设计公司找代工厂流片封测厂帮忙做封装这早就成了产业链的基本操作。但一颗真正的Tiny PoL跟普通的数字芯片不太一样它把功率半导体、控制逻辑、磁性元件、电容、封装基板全都揉在了一起合作深度远超一般SoC。拆开看一颗集成式PoL里头至少涉及这么几个角色主控和功率级的设计公司负责把控制器、驱动器和MOSFET甚至氮化镓器件做进同一颗芯片里。这需要BCD工艺、SOI工艺或者更先进的功率半导体工艺线。晶圆代工厂负责把这些模拟、数字、功率器件在同一个晶圆上做出来并且保证电压、电流、温度特性的一致性。磁性元件供应商电感往往是PoL里最占体积的部件。要把电感做进封装里要么用薄膜电感要么用特殊的磁芯材料这跟传统绕线电感完全是两个技术路线。封装和基板厂负责做系统级封装SiP、扇出型封装、铜柱互连把芯片、电感、电容堆叠或并排封装在一起同时要把热导出来。没有哪家公司能把这几个环节全部做到顶尖。造芯片的不一定懂磁性材料做电感的不一定了解先进封装反过来封装厂再厉害也替代不了电源控制算法和功率级设计。所以当一个标题说“Firms Collaborate”的时候我看到的其实是有系统厂商定义了需求有芯片公司提供了核心功率和控制有磁性元件厂贡献了高频低损耗电感有封装厂解决了集成和散热多方把各自最擅长的部分拼在了一起。这种合作模式对下游用户是好事因为一颗Tiny PoL不再是“某家的芯片配某家电感”这种松耦合方案而是一个经过联合调优的整体。坏处也有后面我会讲到供货和可靠性的坑。2. 把小电感装进封装尺寸、频率、热量的一场三方博弈2.1 体积大头其实不在芯片身上而在磁性元件和电容DC-DC转换器微型化最难啃的骨头不是半导体芯片而是电感和电容。芯片本身可以做得很小但电感必须存储磁能电容必须存储电荷这两样东西在物理上都有体积下限。先看电感。降压转换器的电感量跟输入输出电压、开关频率、纹波电流密切相关。简化公式是 L ≈ (Vin - Vout) × D / (ΔI × fsw)其中D是占空比ΔI是允许的电感纹波电流fsw是开关频率。频率越高需要的电感量越小电感的体积就越小。举个例子12V转1.2V、10A负载如果开关频率只有500kHz通常需要4.7µH到10µH的电感封装尺寸一般是6mm×6mm甚至更大如果频率提高到2MHz以上电感量可以降到0.5µH到1µH封装尺寸能缩小一半甚至更多。但频率不是能无限往上提的这正是“Tiny”的技术难点所在。开关频率提高以后MOSFET的开关损耗、栅极驱动损耗都会线性增加磁性材料在高频下的磁芯损耗也会急剧上升同时高频开关带来的振铃和电磁干扰更难控制。所以要想实际把频率提上去必须同时具备几个条件更快的功率器件比如氮化镓、更低损耗的驱动电路、高频特性好的电感材料以及能把高频噪声压住的封装设计。这就是为什么标题里会强调“Collaborate”——单靠一家芯片公司去改工艺解决不了电感在高频下的损耗问题。再说电容。PoL输出端需要足够的电容来保证瞬态响应和纹波。传统铝电解电容、钽电容体积都大所以Tiny PoL基本都用陶瓷电容MLCC。但MLCC有个隐蔽问题直流偏压会让电容量下降。一只25V额定、标称10µF的电容在12V偏压下实际容量可能只剩6µF左右在5V偏压下可能只有7µF。这意味着设计时不能用标称容量直接算得按降额后的有效容量来评估。体积小的板卡电容能放的颗数有限如果选型时忽略了偏压特性做出来的瞬态性能会跟仿真差一大截。2.2 效率与热量Tiny器件的“一寸小一寸险”体积做小了效率如果掉下来那问题就大了。因为热密度会呈指数级上升。咱们算笔账。一颗PoL输出1.2V、10A输出功率12W。如果效率是90%损耗就是1.2W效率提高到94%损耗只剩0.77W。单看数字差距好像不大但对一颗只有几毫米见方的封装来说这0.4W的差别意味着工作温度可能差十几度。用热阻来估算小型QFN封装的热阻θJA通常在25°C/W到40°C/W之间取决于PCB铜皮和过孔设计。假设总热阻是30°C/W0.77W损耗对应温升23°C1.2W损耗对应温升36°C。环境温度50°C的情况下前者器件表面73°C后者已经86°C了。而电子器件有个普遍规律温度每升高10°C寿命大概减半。所以“Tiny”和“High Efficiency”是绑定的尺寸可以小效率绝对不能塌。这里也解释了为什么这类微型PoL的datasheet里效率曲线占了一大半篇幅。拿回来第一件事不是看输入范围而是先看10%负载、50%负载、满载三个点的效率再看热降额曲线算出最恶劣工况下器件表面温度能不能压住。要是热算不过去再小的尺寸也没意义。2.3 小尺寸测试和量产一致性比想象中更磨人器件做小了测试和验证的难度反而大了。电气量测上小封装意味着引脚间距更小、走线更密PCB上的寄生参数对测试结果的影响更明显。测输出电压纹波时如果探头的地线夹子太长耦合进来的噪声比真实纹波还要大正确做法是用接地弹簧或同轴探头直接点在输出电容两端。测瞬态响应时电子负载的跳变速率、线缆阻抗都会影响波形经常需要在负载端口并联额外的去耦电容来模拟真实芯片的功耗变化。量产一致性上集成电感的PoL比分立方案要麻烦。分立方案的L值公差通常由电感的规格决定电感厂可以筛集成方案把电感固定死在封装里如果磁性材料在不同温度下的特性漂移比较大那整颗器件的开关频率、纹波、效率都会跟着漂。所以看这类器件的数据手册要特别留意“电感公差”和“温度特性”这两个参数。我和一些同行交流时的共同体会是小批量样品测试没问题不代表量产没问题一定要问供应商要不同批次的数据分布比如CPK或者自己抽样做一批温漂测试。3. 微型PoL会先吃掉哪几块板级供电市场3.1 从砖块电源到微型PoL拓扑和架构都在简化回头看看板级电源的进化史能清楚地看到“体积越来越小”是大趋势。早年板子上用的电源模块是那种一脚踩下去像块砖的“砖块电源”全砖、半砖、1/4砖、1/8砖都有功率可以做到几百瓦但体积确实大。后来出现了更小的总线转换器加PoL的分立方案总线转换器负责把48V降到12V板子上分散布置一堆小的降压转换器各自给附近的芯片供电。再往后人们开始把电感、电容、控制芯片封装在一起形成“微型模块”——这代的体积已经比一包口香糖小得多了不再需要工程师自己算电感、选磁芯直接当一颗芯片来用。现在的Tiny PoL则进一步把磁性元件和功率级通过先进封装集成在一起有的甚至做到了和无源器件差不多大的体积。拓扑上传统方案里每一路PoL都是完整的降压转换器需要外置电感、输入电容、输出电容、反馈电阻而Tiny PoL通过集成把这些外部元件大量吸收进封装内部用户要做的只是放输入/输出电容、设定输出电压、连接负载。系统架构也从“一堆模块一堆电容”简化成“几颗IC少量外围”。这种变化对板卡设计的影响很大。以前电源在PCB上的布局受制于模块尺寸很多板子被迫把电源集中在一侧导致部分芯片离电源很远现在Tiny PoL可以贴着负载放PCB上power integrity的问题明显变少。板卡的面积利用率也高了这对miniaturization要求很高的设备来说属于决定性的优势。3.2 最愿意为“Tiny”买单的那几类应用什么产品最需要Tiny PoL我自己接触过的、真实感最明显的几类应用第一类是AI加速卡和GPU/FPGA板卡。这类板卡功耗已经从几百瓦冲到上千瓦核心供电电流高达数百安培但板上空间被大量HBM内存、SerDes、连接器占掉留给电源的区域非常小。传统电源模块很难塞进去多相控制器加DrMOS的方案布局也紧张。Tiny PoL可以做到贴着核心芯片放把电源和负载之间的路径缩到最短而且可以多个并联扩展电流。AI加速卡的供电架构这两年变化非常快Tiny PoL正是抓住这个趋势的产物。第二类是光模块、光通信产品比如可插拔光模块和板载光引擎。模块内部空间极其有限电压轨却不少通常需要3.3V转1.8V、1.2V、0.9V等多路小电流电源而且对电源噪声敏感。Tiny PoL体积小可以塞进模块的边角位置高开关频率带来的小纹波也有利于光信号质量。第三类是手持设备、可穿戴设备和各类以电池供电的终端。这类设备对静态电流Iq要求苛刻待机电流要压到几微安甚至更低。Tiny PoL在轻载时通常会进入PFM或突发模式把损耗降到最低。尺寸小能让整机更薄散热压力也更小。第四类是工业传感器、医疗设备里的小功率节点。它们虽然不像AI板卡那样追求极致功率密度但对于体积敏感、需要多路小电源的场景微型PoL在布局灵活性和系统可靠性上都比分立方案强。3.3 48V直变到0.8V仍然是理想但不是现在的现实“既然PoL能做这么小能不能直接从48V干到0.8V”这个想法很多人都有。答案是可以做但现在还不是Tiny PoL的主力场景。原因在于占空比。48V转0.8VD 0.8 / 48 ≈ 1.7%。这么小的占空比意味着开关管导通时间极短对控制芯片的最小脉宽能力要求很高。更麻烦的是输入电压那么高开关管的电压应力大损耗也大一旦负载瞬态变化控制环路很难在那么短的导通时间里做出快速响应。所以现在的工程实践还是倾向于先在板上放一级总线转换器把48V降到12V左右再由12V给各路的Tiny PoL供电12V转0.8V的占空比大约是6.7%控制起来从容得多。那为什么不用24V、48V直接到PoL看应用场景。如果链路功率很大、希望减少中间变换损耗那高电压总线确实有优势。但PoL的输入电压范围和效率曲线是有限的中低压输入4V到16V对功率管、驱动、封装都是最友好的区间。真要做48V直降就需要专门的功率级设计成本会明显上升不适合集成式微型PoL的定位。所以这颗“Tiny PoL”最可能出现的架构位置仍然是12V中间母线或者8V、5V母线和负载之间。4. 用上Tiny PoL之后工程师要重新适应的细节4.1 布局布线小封装放大了设计中的每一个“将就”Tiny PoL体积小但布局要求不降反升。最核心的是一个原则高频电流回路要短。具体来说输入电容必须尽可能靠近Vin和GND引脚。降压转换器的输入电流是断续的开关节点以开关频率在导通和截止之间切换所有的高频纹波电流都靠输入电容来吸收。如果输入电容放远了环路电感变大轻则纹波恶化重则产生严重的电压尖峰和EMI问题。输出电容也一样应该在器件输出引脚附近保证负载瞬态时能就近提供电荷。输出采样走线也要注意。Tiny PoL内部做的通常是远端采样把输出电压反馈到内部误差放大器。如果采样的走线跟负载电流走线混在一起导线上压降会被当成输出电压的一部分导致负载端的实际电压偏低。正确的做法是走Kelvin连接用一对独立的细线从负载端直接反馈到芯片的Sense引脚不走功率电流。热设计上很多Tiny PoL的底部有大面积散热焊盘exposed pad这是主要散热通道。PCB上对应位置要打过孔阵列到内层或底层铜皮过孔数量、孔径、连接铜皮的面积直接决定热阻。举个例子一个带散热盘的QFN封装如果底层是一块2cm×2cm的铜皮过孔按0.3mm孔径、0.8mm间距排列热阻可以比没有散热措施的板子低30%到40%。如果贪图布线方便把散热焊盘下面的铜皮挖空了后果就是器件温度直线上升。4.2 瞬态、环路和并联性能是调出来的不是焊出来的Tiny PoL为了省电路板面积通常把补偿网络做在器件内部。好处是设计简单外围少坏处是用户不能像分立方案那样通过改RC值来调整环路特性。这意味着输出电容的选择范围变得很关键。选择输出电容时要格外留神“等效串联电阻”ESR的允许范围。每个PoL的数据手册都会给出ESR的推荐区间太低或者太高都会影响环路稳定性。陶瓷电容ESR低如果手册说可以只用MLCC那是好事但还是要注意总有效电容量是否在推荐范围内电容太少瞬态跌落大太多则可能让环路相位裕量变差。做瞬态测试时我有几个习惯可以分享用MOS管加功率电阻做电子负载跳变跳变速率一般设定为1A/µs到5A/µs测试时把示波器探头接到负载端的电容引脚上而不是接到PoL的输出引脚这样测到的才是负载真正看到的电压记录输出电压的跌落幅度、恢复时间、是否有振铃。如果振铃明显说明相位裕量不足在没有外部补偿可调的情况下只能通过调整输出电容的容值和ESR来补救。多颗Tiny PoL并联扩流也很常见。并联时需要注意三件事一是开关频率同步让多相纹波互相抵消否则很容易出现低频差拍二是均流内部若不带均流总线负载分配会不均三是布局对称性每颗芯片到负载的走线长度尽量一致否则电流分配天然不平衡。厂商如果宣传“多相并联能力”一般会有专门的引脚做相位时钟同步设计时要把这个信号线走干净不要被开关节点干扰。4.3 可靠性验证小体积下故障也不容易“藏住”最后聊点干活踩过的坑。第一陶瓷电容的偏压降额不是一个理论问题是真会翻车。12V输入、输出1.2V的PoL如果输出端用了4颗22µF/25V的陶瓷电容实际有效容量可能只有标称的70%左右瞬态跌落会明显偏大。更隐蔽的是陶瓷电容的老化问题电容值会随着使用时间和温度变化长期可靠性测试后纹波可能不如初期。第二电感的饱和电流要留足余量。微型PoL集成电感散热条件不如分立电感温度升高后磁性材料的饱和电流会下降。表面上看常温满载没饱和到85°C满载时可能就处于临界状态轻则波形畸变、效率下降重则直接触发过流保护。所以做热循环测试时要抓电感电流波形看是否有饱和迹象。第三过温保护的行为要提前搞清楚。小尺寸器件结到环境的温差大过温保护更容易触发。有的器件是打过温后自动恢复有的需要重新上电。如果用在服务器这种不允许随意掉电的系统里必须确认保护逻辑和恢复时间避免系统性误动作。第四供应链上多一个合作伙伴就多一个失效风险点。这种“Collaborate”产品实际是几家供应商共同交付的每一家的工艺波动都会影响最终产品的一致性。选型时除了看样品性能还要确认供应商能否提供长期供货承诺、是否有第二供应源这些听起来不像是技术问题但产品量产后如果其中一环停产代价远超过省下的那几毛钱成本。用上Tiny PoL之后很多以前写在设计规范里的“常识”需要更新。比如以前习惯用分立电感调环路现在更依赖厂家的内部补偿以前给模块电源留散热器位现在更依赖PCB铜皮和过孔导热以前拿到新器件先测空载现在我拿到手先做满载热循环和瞬态测试。我的体会是对这种集成度高的新器件别急着放大板上先做一块最小评估板用热像仪看热点用电子负载压瞬态都满意了再铺到整个产品线里。这方法在老式模块电源上奏效在Tiny PoL上同样适用。