1. 从一块转接板说起TMDS181到底在解决什么问题很多做过FPGA视频采集或者GPU多屏输出的朋友都遇到过这样的场景板子上明明有一颗支持HDMI 2.0的FPGA或者GPU信号也确确实实从芯片管脚出来了但一接上显示器要么直接黑屏要么分辨率死活上不去要么跑几分钟就开始闪屏。你拿示波器去量眼图糊成一团抖动大得吓人。这时候老手通常会告诉你一句话你缺一个TMDS181。TMDS181是德州仪器推出的一款TMDS重定时器Retimer官方归类叫“HDMI接收端SERDES前级接口电路”。这个定位非常准确它既不是纯粹的Redriver也不是完整的HDMI接收芯片而是卡在物理层和协议层之间的一个信号调理环节。它的核心工作就两件事第一把从线缆或者连接器进来的高速差分信号做均衡和恢复第二把恢复后的干净信号重新驱动出去送给后级的FPGA SERDES或者GPU的HDMI控制器。为什么FPGA和GPU特别需要它因为这两类芯片的HDMI接口通常直接由片上的SERDES资源实现而SERDES的模拟前端AFE对输入信号的幅度、共模电平、抖动容限都有比较严格的要求。FPGA的收发器本身是为背板互联设计的均衡能力有限面对一根两米长的HDMI线缆带来的高频衰减它往往力不从心。GPU的情况类似虽然GPU的HDMI PHY经过消费级产品的验证但在多路输出、长走线、或者经过转接板的场景下信号质量同样会急剧恶化。TMDS181就是在这个位置补上一级专业的信号恢复让后级芯片看到一个“像刚出炉一样干净”的TMDS差分对。这篇文章我会从硬件设计、寄存器配置、FPGA侧对接、GPU平台适配、实测调试几个维度把TMDS181这颗芯片的用法彻底讲透。适合正在做HDMI采集卡、多屏拼接控制器、FPGA视频处理板、GPU多路输出转接方案的硬件工程师和FPGA开发者阅读。不管你是第一次画TMDS181的原理图还是已经调了两周眼图都睁不开下面这些内容应该都能帮你省下不少时间。2. 芯片内部结构与信号链拆解2.1 TMDS181的四个关键功能模块TMDS181的内部框图看起来不复杂但每一级都有讲究。从输入端到输出端信号依次经过输入均衡器EQ这是第一道关口。HDMI线缆对高频信号的衰减是频率的函数1.65Gbps的TMDS时钟在3GHz左右的奈奎斯特频率上经过5米劣质线缆后幅度可能只剩三分之一。均衡器的作用就是提供与线缆衰减相反的频率响应把高频分量抬起来。TMDS181的EQ有四级可调通过寄存器或者引脚配置对应不同的线缆长度和损耗。时钟数据恢复CDRTMDS是嵌入式时钟架构时钟信息藏在数据流的跳变沿里。CDR模块用一个内部PLL锁定TMDS时钟频率然后从数据流中恢复出采样时钟。这一步是重定时器的灵魂它把输入信号上累积的抖动“洗掉”重新生成一个低抖动的时钟来采样数据。数据重定时与整形恢复出来的数据和时钟经过重新同步再经过输出驱动级。输出驱动可以调节预加重Pre-emphasis和输出摆幅Swing用来补偿PCB走线和连接器的损耗。DDC/CEC/HPD通道除了TMDS高速通道TMDS181还集成了显示数据通道DDC的缓冲、消费电子控制CEC通道的缓冲以及热插拔检测HPD信号的处理。这些低速通道虽然速率不高但在实际系统里出问题的概率一点不比高速通道低。2.2 为什么是“SERDES前级”而不是“HDMI接收器”这里需要澄清一个常见的误解。TMDS181并不解析HDMI协议它不知道什么是视频帧、什么是音频包、什么是InfoFrame。它做的事情纯粹在物理层把差分信号恢复干净然后原样转发。真正的协议解析、像素解包、色彩空间转换全部由后级的FPGA SERDES或者GPU的HDMI接收模块完成。这种分工的好处是延迟极低。TMDS181的直通延迟在纳秒级别对于需要实时处理的应用比如工业相机、医疗内窥镜、AR/VR头显非常关键。如果换成一颗完整的HDMI接收芯片信号要经过解串、解码、再重新编码延迟至少增加几十毫秒这在某些场景下是不可接受的。另一个好处是灵活性。FPGA厂商的HDMI IP核通常只负责协议层物理层需要外部器件配合。TMDS181把物理层的脏活累活全包了FPGA只需要处理干净的数字信号。GPU平台也是类似虽然GPU内部有HDMI PHY但在多路输出或者信号质量要求高的场合外挂TMDS181可以显著提升链路裕量。2.3 关键参数速查与选型对照在动手画板子之前先把几个核心参数搞清楚。下面这张表是我根据TMDS181数据手册和实际调试经验整理的选型时可以直接对照。参数项典型值说明与注意事项最大数据速率6 Gbps对应HDMI 2.0的4K60Hz 8bit RGB或4K30Hz 12bit输入均衡范围0-20 dB四级可调需根据线缆长度和PCB损耗选择输出预加重0-6 dB四级可调补偿输出端走线损耗输出摆幅400-800 mVpp可调需匹配后级接收器的共模要求供电1.2V核心 3.3V IO1.2V对纹波敏感建议用LDO单独供电封装40引脚WQFN散热焊盘必须接地否则CDR可能失锁工作温度-40到85摄氏度工业级版本后缀不同选型时注意注意TMDS181的1.2V核心供电对电源纹波非常敏感。实测中如果1.2V上有超过30mVpp的纹波CDR的锁定时间会明显变长严重时甚至反复失锁。建议用一颗低噪声LDO专门给它供电不要和FPGA的1.2V数字核心共用电源。3. 硬件设计从原理图到PCB布局的实操要点3.1 原理图设计中的五个关键决策画TMDS181的原理图看起来就是把差分对连上去、电源接上、配置引脚拉高拉低但有几个地方如果一开始没想清楚后面调试会非常痛苦。第一个决策EQ和预加重的配置方式。TMDS181支持引脚配置和I2C寄存器配置两种模式。引脚配置简单但只能选固定的几档I2C配置灵活可以动态调整但需要额外的I2C主机通常用FPGA或者MCU。我的建议是如果是固定线缆长度的应用比如板载转接用引脚配置就够了如果是需要兼容不同线缆、不同分辨率的产品一定要留I2C后面调眼图的时候你会感谢自己。第二个决策DDC通道的上拉电阻。HDMI规范要求DDC的SCL和SDA线在源端上拉TMDS181内部有缓冲但上拉电阻的位置和阻值会影响DDC通信的可靠性。常见做法是在TMDS181的输入侧和输出侧各放一组4.7k上拉但要注意总线电容不能超过规范限制。我遇到过因为上拉电阻放在错误的一侧导致EDID读取失败的案例排查了半天才发现是DDC缓冲的方向搞反了。第三个决策HPD信号的处理。HPD是接收端告诉源端“我准备好了”的信号。TMDS181对HPD有缓冲和电平转换功能但如果你用的FPGA或者GPU对HPD的极性、时序有特殊要求需要在原理图上做相应的逻辑处理。比如某些GPU要求HPD在5V检测之后才能拉高这个时序如果不对GPU根本不会输出TMDS信号。第四个决策电源去耦。TMDS181有三个电源域1.2V核心、3.3V IO、以及内部PLL的1.2V。每个电源引脚旁边都要放0.1uF和0.01uF的陶瓷电容PLL的供电还要额外加一个1uF的钽电容或者低ESR的陶瓷电容。去耦电容要尽量靠近引脚回流路径要短。第五个决策ESD保护。HDMI连接器是直接暴露给用户的ESD保护必不可少。但要注意ESD保护器件的寄生电容不能太大否则会吃掉高速信号的眼图。建议选用专为HDMI设计的低电容ESD阵列寄生电容控制在0.5pF以下。3.2 PCB布局布线差分对的“高速公路”规则TMDS181的PCB布局有几个硬性规则违反了任何一个眼图都会明显恶化。差分对走线必须等长TMDS有四对差分线三对数据一对时钟每对内部的P和N要等长误差控制在5mil以内。对与对之间的长度差也要控制建议在50mil以内。等长不是为了时序而是为了共模抑制。差分阻抗控制在100欧姆这个不用多说但实际做板的时候经常因为过孔、连接器、或者走线宽度变化导致阻抗不连续。建议在TMDS181的输入和输出端各留一组测试点方便后面用TDR测量。远离噪声源TMDS181的输入差分对不要和开关电源、晶振、DDR走线平行。如果实在避不开中间加地平面隔离间距至少3倍线宽。参考平面完整差分对下面的地平面不能有裂缝否则回流路径被切断共模噪声会急剧增加。换层的时候要在过孔旁边放回流地过孔。输出端走线尽量短TMDS181的输出到FPGA或者连接器的走线越短越好建议不超过2英寸。如果必须走长线要相应增加预加重档位。实操心得我在第一版TMDS181的板子上把输入差分对走在了电源平面旁边结果眼图怎么调都张不开。后来把走线移到完整地平面参考层其他什么都没改眼高直接提升了40%。参考平面的完整性比什么魔法配置都管用。3.3 电源与时钟的细节处理TMDS181不需要外部晶振它的CDR从输入TMDS时钟中恢复时钟。但这也意味着如果输入时钟质量太差CDR可能锁不住。输入时钟的抖动容限在数据手册里有明确指标设计时要确保源端FPGA或GPU输出的TMDS时钟抖动在允许范围内。电源方面1.2V核心电流大约在120mA左右3.3V IO电流取决于DDC和CEC的活动情况通常不超过50mA。总功耗不高但1.2V的噪声要求苛刻。我通常的做法是先用一颗DC-DC把5V降到1.5V再用一颗低噪声LDO降到1.2V给TMDS181。LDO的PSRR在1MHz以上要足够高否则DC-DC的开关噪声会串进来。散热焊盘一定要接地而且要多打地过孔。TMDS181的WQFN封装底部有一个大焊盘这个焊盘既是散热路径也是接地路径。如果焊接不良或者过孔太少芯片内部温度会升高CDR的抖动性能会下降。实测中散热焊盘接地良好的板子CDR锁定时间在10ms以内接地不良的板子锁定时间可能超过100ms甚至反复失锁。4. 寄存器配置与I2C控制实战4.1 上电初始化流程TMDS181上电后需要一段稳定时间然后通过I2C写入配置寄存器。下面是我在实际项目中用的初始化序列基于100欧姆差分阻抗、2米HDMI线缆、输出走线1.5英寸的场景。# TMDS181 I2C初始化序列7位地址0x5C # 寄存器写入格式reg_addr, value # 1. 软复位 0x00, 0x01 # 等待至少1ms # 2. 使能输入均衡选择档位2约10dB 0x10, 0x22 # 3. 使能输出预加重选择档位1约3dB 0x11, 0x11 # 4. 设置输出摆幅为600mVpp 0x12, 0x33 # 5. 使能CDR自动锁定模式 0x20, 0x80 # 6. 使能DDC缓冲方向自动检测 0x30, 0x0F # 7. 使能HPD缓冲推挽输出 0x31, 0x03 # 8. 清除中断标志 0x40, 0xFF这个序列不是唯一的具体值要根据实际线缆和走线调整。但顺序很重要先复位再配置模拟参数最后使能CDR和低速通道。如果先使能CDR再改均衡档位CDR可能会失锁重新锁定浪费时间。4.2 关键寄存器详解TMDS181的寄存器不多但有几个直接决定信号质量。寄存器0x10输入均衡控制。低四位选择EQ档位0到3对应0dB、5dB、10dB、15dB。高四位保留。选择依据是线缆长度和PCB输入走线损耗。2米HDMI线缆加2英寸PCB走线通常选档位2。如果线缆超过5米选档位3。如果线缆很短小于0.5米选档位0或1否则过均衡会导致高频过冲。寄存器0x11输出预加重控制。低四位选择预加重档位0到3对应0dB、2dB、4dB、6dB。输出走线越长预加重档位越高。但预加重不是越高越好过高的预加重会在接收端产生过冲反而压缩眼高。我的经验是输出走线小于1英寸选0dB1到3英寸选2dB3到5英寸选4dB超过5英寸选6dB。寄存器0x20CDR控制。最高位使能CDR次高位选择自动锁定还是手动锁定。自动锁定模式下芯片会持续监测输入信号失锁后自动重新锁定。手动锁定适合输入信号稳定的场景可以减少不必要的重锁。实际使用中自动锁定更省心但锁定时间稍长。寄存器0x30DDC缓冲控制。低四位分别控制SCL和SDA的输入输出方向。HDMI的DDC是双向总线方向由谁发起通信决定。TMDS181的DDC缓冲支持自动方向检测但有时候自动检测会误判导致EDID读取失败。如果遇到DDC问题可以尝试手动设置方向。寄存器0x40中断状态。包括CDR锁定状态、HPD状态、DDC错误等。调试阶段建议使能中断通过读取这个寄存器可以快速定位问题。4.3 通过FPGA配置TMDS181的Verilog实现在FPGA项目里通常用I2C主机来配置TMDS181。下面是一个简化的I2C写状态机用Verilog实现可以直接集成到你的FPGA工程里。module tmds181_i2c_config ( input wire clk, // 50MHz系统时钟 input wire rst_n, output reg i2c_scl, inout wire i2c_sda, output reg config_done ); // I2C时钟分频产生约100kHz的SCL reg [7:0] clk_div; reg scl_en; always (posedge clk or negedge rst_n) begin if (!rst_n) begin clk_div 8d0; scl_en 1b0; end else if (clk_div 8d249) begin clk_div 8d0; scl_en 1b1; end else begin clk_div clk_div 1b1; scl_en 1b0; end end // 配置数据ROM reg [15:0] config_rom [0:7]; initial begin config_rom[0] {8h00, 8h01}; // 软复位 config_rom[1] {8h10, 8h22}; // EQ档位2 config_rom[2] {8h11, 8h11}; // 预加重档位1 config_rom[3] {8h12, 8h33}; // 输出摆幅 config_rom[4] {8h20, 8h80}; // 使能CDR config_rom[5] {8h30, 8h0F}; // DDC缓冲 config_rom[6] {8h31, 8h03}; // HPD缓冲 config_rom[7] {8h40, 8hFF}; // 清中断 end // 状态机 localparam IDLE 3d0; localparam START 3d1; localparam SEND_ADDR 3d2; localparam SEND_REG 3d3; localparam SEND_DATA 3d4; localparam STOP 3d5; localparam DONE 3d6; reg [2:0] state; reg [2:0] rom_idx; reg [7:0] shift_reg; reg [3:0] bit_cnt; reg sda_out; reg sda_oe; assign i2c_sda sda_oe ? sda_out : 1bz; // 状态机实现略核心是产生I2C时序 // 每个配置字需要START 设备地址 寄存器地址 数据 STOP endmodule这个状态机的核心是严格按照I2C时序产生START、地址、数据、ACK、STOP。TMDS181的I2C接口支持标准模式100kHz和快速模式400kHz建议用100kHz时序裕量更大。配置完成后可以通过读取寄存器0x40确认CDR是否锁定。注意FPGA的I2C引脚需要加上拉电阻通常4.7k到10k。如果总线上还有其他I2C设备要确保地址不冲突。TMDS181的7位地址是0x5C可以通过引脚配置改成其他地址。5. FPGA与GPU平台的对接差异5.1 FPGA侧SERDES配置与TMDS181的配合FPGA厂商的HDMI IP核通常包含TMDS接收逻辑但物理层需要外部器件。以Xilinx 7系列为例HDMI 2.0的接收通常用SelectIO或者GTP/GTX收发器实现。如果用SelectIOFPGA的LVDS接收器直接采样TMDS181输出的差分信号如果用GTP/GTX则需要把TMDS181的输出接到收发器的RX端口然后在收发器里配置均衡和CDR。这里有一个关键点TMDS181已经做了重定时FPGA侧的收发器应该把均衡和CDR配置到最低档位避免双重均衡导致信号失真。我见过有人在TMDS181后面又开了收发器的DFE均衡结果眼图反而变差了。正确的做法是TMDS181负责线缆损耗补偿FPGA收发器只做基本的采样均衡尽量关闭。对于MicroBlaze软核系统TMDS181的I2C配置可以通过AXI IIC IP核完成。VDMA负责把接收到的视频数据搬到DDR然后显示或者处理。整个链路是HDMI连接器 - TMDS181 - FPGA SERDES - HDMI RX IP - VDMA - DDR - 显示输出。TMDS181在这个链路里是透明的但它决定了整个链路的误码率下限。5.2 GPU侧多屏输出与信号完整性挑战GPU平台的情况和FPGA不太一样。消费级GPU的HDMI输出通常直接驱动连接器内部PHY已经经过优化。但在以下场景外挂TMDS181仍然有必要多路HDMI输出比如一张GPU要驱动4路HDMI显示器GPU的PHY驱动能力有限每路信号幅度会下降。加TMDS181可以重新驱动保证每路信号质量。长线缆或者转接板GPU到连接器之间如果经过转接板、排线、或者长PCB走线信号损耗会显著增加。TMDS181可以补偿这部分损耗。信号质量要求高的专业应用比如医疗显示、工业控制对误码率和延迟有严格要求TMDS181的重定时可以显著降低误码率。GPU平台的TMDS181配置通常通过GPU的I2C总线或者外挂MCU完成。NVIDIA和AMD的GPU都有I2C接口用于DDC通信可以复用这个接口来配置TMDS181。但要注意GPU的I2C时序可能和标准I2C有差异配置前最好用逻辑分析仪抓一下波形。5.3 两种平台的调试手段对比调试手段FPGA平台GPU平台眼图测量可用FPGA内部IBERT需要外部示波器误码率统计可用PRBS模式通常不可用寄存器访问完全可控受驱动限制动态重配置容易实现较困难调试灵活性高中FPGA平台的优势是调试手段丰富。Xilinx的IBERT工具可以直接测量SERDES的眼图不需要外部示波器。你可以在TMDS181输出端和FPGA SERDES输入端分别测量对比信号质量的变化。GPU平台就麻烦一些通常需要外部示波器加差分探头而且GPU驱动不一定允许你随意访问TMDS181的寄存器。实操心得在FPGA平台上调试TMDS181时我习惯先用IBERT测TMDS181输出端的眼图确认重定时效果。然后测FPGA SERDES输入端的眼图确认PCB走线没有引入额外损耗。如果两端眼图都很好但误码率还是高问题通常出在CDR配置或者参考时钟上。6. 常见问题与排查技巧实录6.1 黑屏、闪屏、分辨率上不去这是最常见的三类问题排查思路可以按下面的顺序来。第一步确认TMDS181是否正常工作。读寄存器0x40看CDR锁定位是否为1。如果没锁定检查输入信号是否存在、EQ档位是否合适、1.2V电源是否干净。CDR失锁是黑屏的头号原因。第二步确认DDC通信是否正常。用示波器看SCL和SDA线读EDID的时候应该有波形。如果没有波形检查DDC缓冲配置和上拉电阻。EDID读不到源端就不会输出TMDS信号自然黑屏。第三步确认HPD时序。HPD应该在5V检测之后拉高如果HPD一直为低源端会认为接收端没准备好。用示波器同时抓5V和HPD看时序是否符合HDMI规范。第四步检查分辨率协商。如果低分辨率正常但高分辨率黑屏通常是信号完整性余量不够。降低EQ档位或者预加重档位试试有时候过均衡比欠均衡更糟糕。6.2 眼图张不开的五个原因眼图是TMDS181调试的核心指标。眼高和眼宽直接决定了误码率。下面这张表列出了眼图恶化的常见原因和解决方法。现象可能原因解决方法眼高不足输出摆幅太低提高寄存器0x12的摆幅设置眼宽不足抖动太大检查1.2V电源纹波检查参考平面眼图不对称差分对不等长重新布线确保P/N等长高频过冲预加重过强降低预加重档位低频衰减EQ档位不足提高EQ档位眼图调试没有捷径就是反复调整EQ和预加重同时用示波器或者IBERT观察。我的经验是先调EQ把眼高打开再调预加重把眼宽打开最后微调输出摆幅匹配后级接收器。6.3 I2C配置失败的排查清单I2C配置失败通常表现为写入寄存器后读回值不对或者配置完成后TMDS181没有反应。检查I2C地址TMDS181的默认地址是0x5C但有些版本可以通过引脚改成0x5D。用I2C扫描工具确认地址。检查上拉电阻SCL和SDA都需要上拉阻值4.7k到10k。如果总线上有多个设备上拉电阻只需要一组。检查时序用逻辑分析仪抓I2C波形确认START、地址、ACK、数据、STOP都符合规范。TMDS181对时序的要求不苛刻但也不能太离谱。检查电源TMDS181的3.3V IO电源必须在I2C通信之前稳定。如果3.3V还没起来就去配置肯定失败。检查复位软复位之后需要等待至少1ms才能进行其他配置。如果复位后立刻写寄存器芯片可能还没准备好。6.4 多路HDMI输入的串扰问题做4路HDMI输入1路HDMI输出的切换器或者拼接器时多路TMDS181之间的串扰是一个容易被忽视的问题。四颗TMDS181的输入差分对如果走得很近相互之间的电磁耦合会导致眼图恶化。解决方法有几个第一差分对之间保持足够的间距至少5倍线宽第二在差分对之间加地线隔离地线要打过孔接地第三如果空间允许把四颗TMDS181分散布局不要挤在一起第四电源去耦要独立每颗芯片的1.2V供电最好用单独的LDO或者至少单独的滤波网络。我做过一个4路输入的项目第一版把四颗TMDS181并排放在一起结果四路同时工作时眼图全部恶化。第二版把芯片分散到板子四角每颗芯片的电源独立滤波串扰问题基本消失。6.5 常见问题速查表问题现象优先排查次优排查冷门原因完全黑屏CDR锁定状态DDC通信HPD时序闪屏电源纹波EQ档位连接器接触不良高分辨率黑屏信号完整性线缆质量源端输出能力颜色异常差分对极性数据映射色彩空间配置音频丢失音频包配置TMDS时钟源端音频使能热插拔无反应HPD缓冲5V检测连接器HPD引脚注意TMDS181的差分对极性如果接反信号是出不来的。TMDS是直流平衡编码P和N接反会导致解码错误。画原理图和PCB的时候一定要确认极性调试的时候如果发现完全没信号先检查差分对有没有接反。7. 实测数据与性能边界7.1 不同线缆长度下的EQ档位选择我用同一块TMDS181测试板配合不同长度的HDMI线缆测了一组数据。测试条件是源端FPGA输出1080p60HzTMDS时钟148.5MHz数据速率1.485Gbps每通道。接收端用示波器测眼图。线缆长度EQ档位预加重档位眼高(mV)眼宽(ps)误码率0.5米005806201e-121米105205801e-122米214805401e-123米224205001e-125米333504401e-108米332803801e-8从数据可以看出5米是一个分水岭。5米以内误码率可以做到1e-12以下满足绝大多数应用。超过5米误码率开始上升8米时已经不适合高可靠性场景。如果必须用更长的线缆建议换用光纤HDMI或者加一级中继。7.2 4K60Hz下的功耗与温升4K60Hz的TMDS时钟是594MHz数据速率6Gbps每通道已经接近TMDS181的极限。在这个速率下芯片功耗会明显上升。工作模式1.2V电流3.3V电流总功耗芯片表面温度1080p6095mA25mA197mW42摄氏度4K30110mA30mA231mW48摄氏度4K60135mA35mA278mW56摄氏度测试环境是25摄氏度室温芯片表面贴了一个小散热片。如果没有散热片4K60下芯片温度可能超过70摄氏度。虽然数据手册标称工作温度到85摄氏度但长期高温会加速老化建议在4K60应用中加散热片或者保证足够的空气流动。7.3 延迟测量TMDS181的直通延迟非常低。我用示波器同时抓输入和输出的TMDS时钟测到的延迟大约是2纳秒。这个延迟主要来自CDR的锁相环和输出驱动级。对于绝大多数应用2纳秒的延迟完全可以忽略。如果系统里有多级TMDS181级联延迟会累加。比如两级级联就是4纳秒三级就是6纳秒。在需要严格同步的多屏拼接应用中这个延迟差异需要纳入考虑。8. 进阶应用与扩展思路8.1 多路HDMI切换器的设计要点4路HDMI输入1路HDMI输出的切换器核心是一个4选1的TMDS开关。但TMDS开关的选型很关键普通模拟开关的带宽不够会严重衰减高频信号。建议选用专为HDMI设计的开关芯片或者用TMDS181加继电器的方式。如果用TMDS181做切换每路输入各接一颗TMDS181做均衡和重定时然后通过高速开关选择一路输出。开关的带宽要支持6Gbps插入损耗要小。切换的时候要注意先断开再连接避免热插拔导致源端重新协商。8.2 与FPGA图像处理管线的对接TMDS181输出的干净信号进入FPGA SERDES后经过HDMI RX IP解出视频数据。然后可以接入VDMA把数据搬到DDR再送给图像处理管线。常见的处理包括色彩空间转换、缩放、去噪、边缘检测等。如果要做实时处理建议用AXI Stream接口避免数据在DDR里反复搬运。Xilinx的VDMA支持帧缓存适合需要多帧处理的场景。如果只是直通显示可以用AXI4-Stream Video直接输出到HDMI TX。8.3 信号完整性测试的自动化在量产测试中手动调EQ和预加重效率太低。可以写一个自动化脚本通过I2C遍历所有EQ和预加重组合同时用FPGA的IBERT测量眼图找到最优配置。这个脚本可以用Python写通过串口或者以太网控制FPGA和示波器。import pyvisa import serial import time # 初始化示波器和FPGA串口 scope pyvisa.ResourceManager().open_resource(USB0::0x0699::0x0401::...) fpga serial.Serial(COM3, 115200) def set_eq_pre(reg_addr, value): # 通过FPGA串口写TMDS181寄存器 cmd fI2C_WRITE 5C {reg_addr:02X} {value:02X}\n fpga.write(cmd.encode()) time.sleep(0.01) def measure_eye(): # 触发示波器测量眼高和眼宽 scope.write(:MEASUREMENT:MEAS1:SOURCE CH1) scope.write(:MEASUREMENT:MEAS1:TYPE EYEHEIGHT) eye_height float(scope.query(:MEASUREMENT:MEAS1:VALUE?)) return eye_height best_config None best_eye 0 for eq in range(4): for pre in range(4): set_eq_pre(0x10, eq 4 | eq) set_eq_pre(0x11, pre 4 | pre) time.sleep(0.1) eye measure_eye() if eye best_eye: best_eye eye best_config (eq, pre) print(fEQ{eq}, PRE{pre}, EyeHeight{eye}mV) print(fBest config: EQ{best_config[0]}, PRE{best_config[1]}, Eye{best_eye}mV)这个脚本可以大幅缩短调试时间尤其是在需要兼容多种线缆的产品中。遍历16种组合只需要几秒钟比手动调快得多。8.4 兼容HDMI 2.1的考虑TMDS181的最大速率是6Gbps对应HDMI 2.0的4K60Hz。HDMI 2.1的FRL模式速率高达12GbpsTMDS181无法直接支持。如果要做HDMI 2.1需要换用支持FRL的Retimer比如TI的SN65DP141或者类似产品。但TMDS181在HDMI 2.0及以下的应用中仍然是性价比很高的选择。从TMDS181升级到HDMI 2.1的方案硬件上需要换芯片、改PCB走线FRL对阻抗和损耗的要求更严格、更新FPGA IP核。软件上需要重新配置寄存器FRL的链路训练流程和TMDS完全不同。如果现有产品是HDMI 2.0升级到2.1的工作量不小建议先评估是否真的需要2.1的带宽。9. 我踩过的坑与最后分享的几个技巧第一个坑是电源纹波。早期版本我用DC-DC直接给TMDS181的1.2V供电纹波大约50mVpp结果CDR频繁失锁眼图抖动很大。换成LDO之后纹波降到5mVpp以下CDR一次锁定眼图明显干净。这个教训让我在所有高速SerDes器件的供电上都坚持用LDO。第二个坑是散热焊盘的焊接。手工焊接的时候散热焊盘下面的地过孔如果没填好焊盘和PCB之间会有空洞。空洞导致接地不良CDR性能下降。后来我改用钢网印刷加回流焊散热焊盘接地良好问题解决。如果你也是手工焊接建议用热风枪从背面加热确保散热焊盘充分熔化。第三个坑是DDC上拉电阻的位置。我一开始把上拉电阻放在TMDS181的输入侧结果源端读EDID的时候波形上升沿很慢读出来的EDID数据错误。后来把上拉电阻移到输出侧问题解决。DDC总线的上拉位置要根据缓冲方向来定不能随便放。最后分享一个小技巧TMDS181的寄存器0x40有一个CDR锁定状态位但这个位在锁定后可能会有毛刺。如果你用中断方式检测锁定建议加一个简单的消抖逻辑连续读三次都是锁定状态才认为真正锁定。这个技巧在热插拔频繁的场景下特别有用可以避免误判导致的重复初始化。另一个技巧是关于EQ档位的动态调整。如果你的系统需要兼容不同长度的线缆可以在每次HPD拉高之后重新读取线缆的EDID根据EDID中的信息或者直接测量输入信号的幅度来动态选择EQ档位。TMDS181支持I2C动态配置这个功能用好了可以显著提升产品的兼容性。