香山 XSNoCTop 完全指南1 个 NoC 顶层3 种总线与 7 级下电状态机【免费下载链接】XiangShanOpen-source high-performance RISC-V processor项目地址: https://gitcode.com/GitHub_Trending/xia/XiangShan核心、共享 L3 与外设各用不同总线与时钟域装进同一颗芯片就需要一个统一顶层来管互联。香山的 XSNoCTop 承担这个角色它把 CHI 一致性通道、独立 AXI/TileLink 外设与 7 级核下电状态机收进一个模块。背景3 类互联各写各的为什么最后收进一个顶层给单核香山加第二核时问题会立刻暴露原来单组的 TileLink 外设口没法直接挂两核的请求想在 SoC 侧再挂一个 AXI 外设就得另写一套协议转换核想下电时L2 冲刷、WFI 等待与 NoC 握手没有一个统一的中转点。每种连接在顶层单独接线接口风格不一致加核或加外设都要改顶层代码。香山把这类互联逻辑集中在 src/main/scala/top/XSNoCTop.scala 的 XSNoCTop 模块里三类接口就像一栋楼里的三扇门——CHI 门走核间一致性流量独立外设总线门走 AXI 或 TileLink 外设低功耗门负责核下电握手——而管这三扇门的前台是同一组 trait。核心机制XSNoCTop 的数据、外设与电源三条通道XSNoCTop 本身只是 trait 的组合类定义很短真正的逻辑在各 Has*Imp 里。按数据、外设、电源三条通道读层次最清楚。CHI 数据通道一次一致性请求如何跨时钟域核的数据请求不走共享总线。HasXSTileCHIImp 把核的 L2 暴露成独立 CHI 接口 io_chi第一行就断言 LLC 必须是 OpenLLCL268。是否插入异步桥由 EnableCHIAsyncBridge 配置决定case Some(param) withClockAndReset(noc_clock.get, noc_reset_sync.get) { val time_sink Module(new CHIAsyncBridgeSink(param))启用后核侧与 NoC 侧各有时钟和复位HasAsyncClockImp 定义了 noc / soc / clint 三组时钟域请求经异步队列跨域不启用时 io_chi 直连核。这样 SoC 给核和 NoC 选频互不牵制。中断不走这条路。HasIMSIC 把 IMSIC 控制器接到 SoCMSI 消息经 msiInfo 接口从控制器直达核L407不经过总线。独立外设总线XSNoCTop 的 SeperateBus 配置速查并非所有外设访问都走 CHI 主路。HasSeperatedBusOpt 为一段非缓存外设地址regionType 为 UNCACHED开了一扇独立门用 SeperateBus 参数选择开不开门、门用哪种协议SeperateBus 配置外设侧看到内部实现NONE无独立外设接口不加桥外设走 SoC 其他通路TLTileLink 接口 io_sepbus核 TL 经异步 crossing 与 xbar从 TLManager 节点输出AXIAXI4 接口 io_sepbus核 TL 经异步 crossing 与 xbar由 TLToAXI4L358转成 AXIUsePrivateClint 打开时TIMER 地址段会被排除在这扇门之外L306定时器改由 SoC 侧单独接线io_sepbus 的输出优先按 AXI 导出L371。下电状态机7 级 lpState 与 WFI 时钟门控核空闲时HasCoreLowPowerImp 里的低功耗逻辑分两层执行。第一层是 7 级下电流程状态在 L103 定义val sIDLE :: sL2FLUSH :: sWAITWFI :: sEXITCO :: sWAITQ :: sQREQ :: sPOFFREQ :: Nil Enum(7)转移条件全在 lpStateNext状态退出条件下一状态sIDLE收到核 CSR 触发的 L2 冲刷请求sL2FLUSHsL2FLUSHL2 冲刷完成sWAITWFIsWAITWFI核进入 WFIsEXITCOsEXITCOCHI 经 syscoreq/syscoack 确认无在途事务sWAITQsWAITQQ 通道 QACTIVE 清零sQREQsQREQQACCEPTn 握手被接受sPOFFREQsPOFFREQSoC 发复位完成下电复位释放后回到 sIDLE任一条件不满足就停在当前状态等待走到 sPOFFREQ 才向 SoC 报 o_cpu_no_opL122。每级的用意很直白先冲刷保证不丢脏数据再确认核停止发起新请求最后完成 NoC 握手才放时钟。第二层更细即使不下电核在 WFI 且无挂起中断时直接门控时钟来中断或 CHI flit 才恢复转移逻辑在 WfiStateNext。两个状态机有交叠关系WFI 门控只在 lpState 处于 sIDLE 时生效isNormalL131一旦进入下电流程就不再依赖这套细粒度门控。动手验证从第 473 行开始读 XSNoCTop 源码本地没有仓库时先拉取git clone https://gitcode.com/GitHub_Trending/xia/XiangShan按 4 步走5 分钟内能定位所有入口XSNoCTop.scala#L473类定义处看混入的 4 个 trait——HasXSTile核、HasSeperatedBusOpt外设门、HasIMSIC中断、HasTraceIORISC-V trace 信号输出L444-L452。XSNoCTop.scala#L481XSNoCTopImp 列全了 Imp traitL495 的 buildLowPower 把门控后的时钟回灌给核。Top.scala#L674UseXSNoCTop 配置项在哪里实例化 XSNoCTop。Configs.scala#L406LLCConfig 一组配置项L411 可以看到 ZhuJiang LLC 配置会关掉 CHI 异步桥。 下一步打开 LowPowerState.scala把 lpStateNext 的 6 条转移条件逐一对照正文的表格和状态图下次阅读下电日志时就能说出流程卡在哪一级。XSNoCTop 把核的一致性互联、外设接入与下电握手拆成了可单独阅读的 trait 组合这也是它能同时支撑不同核数与 LLC 组态的原因。读完源码后你可以用 scripts/generate_all.sh 生成 Kunminghu 配置的 RTL在生成出的 Verilog 里打开 XSTop 模块把每个 trait 对应的模块层级与本文逐段对照一遍。【免费下载链接】XiangShanOpen-source high-performance RISC-V processor项目地址: https://gitcode.com/GitHub_Trending/xia/XiangShan创作声明：本文部分内容由AI辅助生成（AIGC），仅供参考