做好恒流源设计这几年我翻车最狠的一次是给实验室做一台 0~5A 可调恒流源用的正是 OPA 加 MOS 管方案。结果是电流纹波大得像心电图MOS 管装在巨型散热器上照样烫手示波器一探针扎上去就是一片振铃。后来花了整整两天排查问题居然出在一个看似不起眼的米勒效应上。这篇文章我不想讲教科书上那种“运放输出接栅极就行”的空话而是把 OPA 与 MOS 管组成恒流源时最容易踩的坑从原理、选型、参数计算到调试现场全部摊开来讲。适合同在做 LED 驱动、激光二极管恒流、电池充放电测试、加热器功率控制的工程师参考。1. 整体设计思路与方案选型1.1 为什么是 OPA 加 MOS 管而不是其他恒流方案很多人做恒流源第一反应是用一颗三极管搭个简单恒流电路或者用集成稳压芯片改恒流模式。这些方案不是不能用而是当你对电流精度、动态范围和可编程性有要求时它们很快就会变成瓶颈。我把常见的几种方案放在一起对比过差距非常明显。方案输出精度可调范围压差要求动态响应适用场景电阻串联限流差随负载波动几乎不可调无—只做保护三极管恒流两个管子镜像中受 Vbe 温度影响大窄至少 1V 以上一般固定电流、对成本极敏感集成稳压芯片恒流模式中高但电流被内部基准限制窄至少 3V 以上一般小电流、简单应用OPA MOS 管高取决于采样电阻和参考电压从微安到数十安看负载和功率管快可补偿精密可编程恒流、实验室仪器、高功率驱动我选 OPA 加 MOS 管核心原因是它把“检测”和“执行”分开了。运放负责高增益比较MOS 管负责承担电压差、流过设定电流采样电阻把电流信号变成电压信号反馈给运放。这样一来恒流精度主要取决于参考电压的精度和采样电阻的精度而不像三极管方案那样受 Vbe 温漂影响。大电流场景下MOS 管也比三极管更有优势它是电压控制器件不需要持续灌入栅极电流驱动压力小并且不存在三极管那种不可避免的基极电流损耗。另外用 OPA 实现恒流天然支持“可编程”。只要把参考电压端接到 DAC 输出就能用单片机精确控制电流大小。做激光器老化测试、电池化成设备这类需要动态调整电流的场合这个优势无可替代。1.2 恒流源的核心逻辑让采样电压说话很多新手第一次看 OPA 恒流源电路会绕进一个思维误区总觉得运放输出直接驱动 MOS 管改的是 MOS 管的导通程度那为什么能稳住电流这里要抓住本质运放本身不知道“电流”是多少它只知道反相输入端和同相输入端的电压差。把电路拆开看负载串在 MOS 管的漏极源极接一颗采样电阻 Rsense采样电阻下端接地。运放的同相输入端接参考电压 Vref反相输入端接到采样电阻的上端。于是运放干的事情就一句话它拼命调整栅极电压让采样电阻上的电压等于 Vref。运放的“拼命”不是说它有多聪明而是负反馈环路的高增益在自动纠偏。当采样电压低于 Vref 时运放输出抬高MOS 管导通加深电流增大采样电压升高当采样电压高于 Vref 时运放输出拉低MOS 管电流减小。最终稳定在I Vref / Rsense这个公式看着简单却是整篇文章的地基。采样电阻 Rsense 决定了电流到电压的变换比例Vref 决定了目标电流而 MOS 管只是那个“服从指挥”的执行机构。我为什么强调想清楚这个逻辑因为在调试时你会遇到大量诡异现象比如电流调不上去、输出振荡、负载一侧负载一侧电流乱跳最后归根结底都是这个采样电压与 Vref 的关系没保持住。这里有个经常被忽略的细节MOS 管在这个电路里并不一定要工作在完全导通的开关状态。相反在恒流源中MOS 管通常工作在线性区也就是放大区它像一颗动态调整的可变电阻把电源电压和负载电压之间的差值“吃掉”。这个“吃压差”的过程会产生大量热所以 MOS 管的散热设计远比开关电路苛刻。很多人在开关电路里习惯了 MOS 管很小一个也不怎么热放到恒流源里发现烫到离谱就是这个原因。2. MOS 管关键技术点从三个极到米勒效应2.1 三个极、导通条件与电流方向MOS 管三个极你要闭着眼都能说出来栅极 G、漏极 D、源极 S。栅极是电压控制端几乎不取电流只对寄生电容充电漏极和源极之间是主电流通道。对 N 沟道增强型 MOS 管来说导通条件是 Vgs 大于阈值电压 Vgs(th)也就是栅极相对源极必须有一个正向电压才能形成导电沟道。这里有个初学者常犯的错误以为源极接在低电位就一定是对的实际电路中源极的电位是由采样电阻抬起来的Vgs 永远是以源极为参考点计算的而不是以地为参考点。关于电流方向总有人问 MOS 管的电流方向能不能反过来。从器件结构层面说MOS 管的漏极和源极在硅片里是对称的电流方向完全可以倒过来走。但在电路设计层面你一旦确定了源极接采样电阻、负载接漏极那么主电流方向就确定了从漏极到源极。原因在于 Vgs 的控制基准是源极如果源极电位跟着输出电流一起浮动栅极驱动电压就必须比源极高一个足够大的值。所以“电流方向能不能反”这种问题在原理上可以讨论在工程上不要乱试尤其在线性恒流源里源极电位本身就是采样反馈的一部分接反了整个环路直接错乱。导通条件这里我要提醒一个恒流源特有的坑不要拿开关电路的经验来理解它。开关电路里我们希望 MOS 管要么完全截止、要么完全导通Vgs 干脆利落地越过阈值电压Rds(on) 越小越好。但恒流源中 MOS 管处于“半开半关”的放大状态Vgs 会在某个中间值附近被运放钳住这时候 MOS 管的等效内阻不是 Rds(on)而是远比它大的动态电阻。这一点后面选型和散热计算时还会反复提到。2.2 寄生电容和米勒效应为什么你被振铃折磨如果你用示波器看过运放输出到 MOS 管栅极的波形多半见过两种诡异现象要么高频啸叫不停要么方波阶跃响应带一串衰减振铃。这两个问题的祸根往往就是 MOS 管的寄生电容和米勒效应。任何 MOS 管内部都存在三个寄生电容栅源电容 Cgs、栅漏电容 Cgd、漏源电容 Cds。其中 Cgd 是导致米勒效应的罪魁祸首。米勒效应的本质是Cgd 跨接在栅极和漏极之间而漏极电压的变化会通过 Cgd 反向耦合回栅极等效到输入端后这个电容被放大了约 1 A 倍其中 A 是漏极到栅极的电压增益。在恒流源电路里漏极电压不是恒定的它随负载和电流变化而摆动。这个摆动的电压通过 Cgd 反馈回运放的输出节点相当于给运放的反馈环路注入了一个额外的滞后环节。运放本身有内部极点源极采样网络又引入一个极点Cgd 的米勒倍增再补一刀环路的相位裕度就会被吃光。相位裕度一旦不够系统就出现欠阻尼振荡轻则阶跃响应带振铃重则完全自激输出电压和电流低频高频一起乱跳。为什么我特别强调这个问题在恒流源里比在开关电路里更明显因为在开关电路里MOS 管在大部分时间处于饱和导通或截止状态漏极电压变化要么很小要么周期性切换米勒电容的影响被控制在开关过程的短时间内。而在线性恒流源里MOS 管全程工作在放大状态Vds 动态范围大、变化持续存在Cgd 的反馈路径始终畅通所以它对环路稳定性的伤害是持续性的。这里给一个实际电路的避坑结论OPA 输出端到 MOS 管栅极之间一定要串一颗电阻通常取 10Ω 到 1kΩ 之间我常用 100Ω。这颗电阻和 Cgs 形成一个低通滤波把高频增益压住能明显改善自激问题。代价是栅极充放电变慢环路带宽变窄但对绝大多数恒流应用来说这个折中是值得的。2.3 选型参数与避坑表MOS 管选型不能照搬开关电源的思路。做恒流源时我建议重点关注下面这几个参数V(BR)DSS漏源击穿电压必须大于最大输入电源电压留至少 20% 以上裕量。Id连续漏极电流按最大设定电流的 1.5 倍以上选。Vgs(th)阈值电压范围要注意运放的供电电压能不能推得动。轨到轨运放还好普通运放输出最高到 Vcc-1.5V 左右如果 MOS 管阈值偏高可能达不到需要的 Vgs。SOA安全工作区这是线性应用比 Rds(on) 重要得多的参数后面单独讲。Qg总栅极电荷决定驱动能力需求。恒流源里运放直接驱动小 Qg 管子问题不大大电流管子要加驱动级。封装热阻热阻越小同样功耗下结温越低。下面是我按应用场景总结的一张参考表应用场景推荐 MOS 管方向关键参数重点典型封装小电流精密恒流mA 级激光器小信号 N-MOS低 Vgs(th)低输入电容、低噪声、Vgs(th) 匹配SOT-23、SOT-223中功率恒流1~5A LED 驱动标准 N-MOS 或逻辑电平 MOSSOA、热阻、Qg 适中DPAK、D2PAK高压高功率恒流数十伏、super几十安功率 N-MOS大封装SOA、二次击穿、并联均流TO-220、TO-247高频动态恒流PWM 调光、快速负载低 Qg、低 Ciss 的开关型 MOS输入电容、Qg、开关速度DPAK、TO-252我踩过的一个真实选型坑某个项目用了一颗标称 60A 的功率 MOS 管做 10A 恒流想着电流余量够大了结果一上电管子还是迅速烫手。后来查 datasheet 的 SOA 曲线才发现在 Vds 等于 20V、持续直流工作状态下这颗管子允许的安全电流远低于 60A甚至不到 10A。也就是说你看着“额定电流很大”但线性区工作时的实际能力被 SOA 死死压住。所以恒流源选型必须把 SOA 放在和电流定额同等重要的位置。3. 电路原理、参数计算与实测电路3.1 一套能直接抄作业的完整电路结构这里给你一套我验证过的低边采样 OPA 加 MOS 恒流源电路适合 0~1A 可调、电源电压 12~24V 的通用场景。低边采样的意思是采样电阻放在负载和地之间负载一端接电源正一端接 MOS 管漏极MOS 管源极接采样电阻采样电阻下端接地。低边采样在低压侧完成检测运放无需处理共模高压电路最简单做通用实验最顺手。元件连接关系如下运放同相输入端接参考电压 Vref可以是 DAC 输出、精密基准分压或电位器分压。运放反相输入端接采样电阻 Rsense 的高端。运放输出端串联栅极电阻 Rg 后接 MOS 管栅极。负载串联在电源正和 MOS 管漏极之间。采样电阻 Rsense连接 MOS 管源极和地。MOS 管源极同时接采样电阻高端并反馈到运放反相输入端。栅极到地可以加一颗 10kΩ 下拉电阻防止上电瞬间运放输出不确定时 MOS 管误导通。栅极到源极并联一颗 12~15V 齐纳二极管保护栅极氧化层不被过压击穿。注意栅极下拉电阻不能省尤其在用 DAC 或单片机输出控制 Vref 的场景上电瞬间参考电压可能处于高阻状态运放同相输入端悬空会导致输出乱跳。运放的供电我建议用正负双电源或者单电源时确保运放输出能到接近 0V。如果运放供电电压低于 MOS 管需要的 Vgs恒流就是一句空话。所以运放电源电压至少要比最大 Vgs 高 2V 以上我一般直接给运放供 15V 或 24V 单电源栅极电压足够高线性调整范围也宽。这个电路的另一个细节是负载位置变了反馈逻辑不变。你完全可以把负载放在 MOS 管源极和采样电阻之间做“高边负载”但那样采样电阻不能接地运放反相输入端的共模电压会比地高对运放输入共模范围提出额外要求。所以通用设计我优先推荐低边采样。3.2 参数计算全过程示例我以一个实际需求为例带你把数字算一遍。设计要求输入电源 24V负载电压约 12V最大输出电流 1A电流 0~1A 可调恒流精度目标 1%。第一步定采样电阻 Rsense。采样电阻的取值是恒流源设计的关键折中。取值太小采样电压低运放失调电压和噪声的影响占比变大取值太大在相同电流下采样电阻上的功耗暴涨。我取 0.1Ω1A 电流时采样电压为 0.1V功耗为 I²R 1 × 1 × 0.1 0.1W。考虑到散热和可靠性选功率 0.5W 或 1W 的精密电阻比较稳我实际用 0.5W、温漂 50ppm/℃、精度 1% 的合金电阻。第二步定参考电压范围。根据 I Vref / Rsense1A 电流对应 Vref 1 × 0.1 0.1V。所以参考电压调节范围是 0~0.1V。这个电压太低直接用 DAC 输出务必注意 DAC 的失调和噪声用电位器分压则要注意供电电压的纹波。我更推荐的方案是用一颗 2.5V 精密基准经过运放衰减或分压后得到 0~0.1V 可调电压避免直接依赖电源纹波性能。第三步算 MOS 管功耗。这是恒流源最容易低估的一步。MOS 管压降 Vds 等于电源电压减去负载电压再减去采样电阻压降。最坏情况发生在负载电压最低时比如负载短路瞬间Vds 约等于 24V此时 1A 电流下 MOS 管瞬时功耗高达 24W。正常工作时Vds 24 - 12 - 0.1 11.9V功耗 P 11.9 × 1 11.9W。这个功耗已经不小了选 DPAK 封装的热阻大约 40℃/W意味着结温会比环境温度高 11.9 × 40 476℃瞬间烧毁。所以 11.9W 的功耗至少要选 TO-220 封装加散热器. TO-220 结到壳热阻约 3℃/W再配一个 5℃/W 的散热器总热阻约 8℃/W在 25℃ 环境温度下结温约 25 11.9 × 8 120℃ 左右勉强可用。如果想留更大余量要么降低输入电源电压要么换更大的散热器。第四步选运放。恒流精度 1% 的目标下运放失调电压 Vos 和输入偏置电流 Ib 都不能被忽略。当 Rsense 为 0.1Ω 时采样电压只有 0.1V如果运放失调电压是 5mV误差就是 5%。所以这里不能用通用运放 LM358我建议选低失调低温漂型号比如 OPA2333、AD8606、OP07 这类 Vos 在微伏级别或者十微伏级别的。偏置电流方面只要运放输入是 MOS 型或 JFET 型偏置电流都在 pA 到 nA 级对 1A 恒流影响可忽略如果是双极性输入运放偏置电流可能达到微安级会在采样电阻上形成额外压降造成不可忽略的误差。第五步定环路补偿参数。栅极串联电阻 Rg 我取 100Ω采样电阻上并联一个 1nF 到 10nF 的小电容 C1和 Rsense 形成一个极点把环路带宽限制在几十 kHz 以内避免高频噪声被运放放大后驱动栅极。这个取值不是死的可在调试时用示波器观察阶跃响应来调整原则是让输出电流在负载突变时能快速回到设定值又不出现明显振铃。3.3 栅极驱动与环路补偿的经验细节这套电路里最容易出问题的物理点恰恰是那个“简单”的栅极节点。运放输出阻抗并不高但一旦直接接到 MOS 管栅极栅极的 Cgs 加上 Cgd 米勒等效电容会形成低阻抗容性负载某些运放会因此不稳定。加 Rg 是最便宜的解决办法但 Rg 也不能无限加大否则环路带宽被压得太低动态响应迟钝负载突变时电流恢复时间可能到毫秒级这在某些快速切换应用中不可接受。实际调试中我通常先用 100Ω 做初值然后做一个负载突变实验。用电子负载或手动切换一个功率电阻让电流在设定值附近跳动同时用示波器观察采样电阻上的电压波形。如果出现一次大幅过冲然后衰减振铃说明 Rg 偏小或者环路带宽偏高加大 Rg 或 C1如果响应慢吞吞爬到稳定值要很久说明 Rg 偏大或 C1 过大适当减小。这里还要提一个细节运放反相输入端到采样电阻的反馈连线要尽量短并且远离栅极驱动线和负载电流线。这是一条高阻抗信号线一旦旁边有强 dV/dt 或 di/dt 的走线就会耦合出噪声让你误判成“运放坏掉了”或者“电路自激”。我见过不止一个工程师拿着示波器探头在反相输入端量到乱七八糟的波形最后查出来是 PCB 布局问题。反馈线最好包地采样电阻开尔文连接这个后面精度提升部分详细说。4. 调试过程实录与波形分析4.1 上电前检查与通电步骤调试 OPA 加 MOS 恒流源我有一套固定的流程能挡住大部分初学者翻车。第一步用万用表确认所有关键节点没有短路特别是采样电阻两端、MOS 管 D/S 之间、运放供电脚。第二步先不给功率电源只给运放供电用万用表量运放输出。此时参考电压设到 0V运放输出应该接近 0 或很低MOS 管栅极电压为 0管子截止。第三步把 MOS 管和负载接上功率电源参考电压从 0V 缓缓往上调。观察采样电阻上的电压是不是随着 Vref 同步上升如果同步说明基本环路在工作。第四步加到目标 Vref用万用表测负载电流确认电流稳定在设定值附近。通电时还有两个细节。一是功率电源和运放供电最好用两个独立电源或者运放供电先上电功率电源后上电否则功率电源一上电的瞬态冲击可能通过采样网络打到运放输入端。二是在 MOS 管栅极和源极之间并联一个 10μF 电容在上电瞬间给栅极一个确定的低电平基准防止运放供电未稳定前栅极电压悬空导致 MOS 管误导通。4.2 用示波器观察波形判断问题示波器探头接采样电阻的两端测量 ISENSE VRsense / Rsense这是观察恒流效果的窗口。我建议同时接两个通道一个看 Vref一个看采样电压。理想情况下Vref 是一个干净的直流电平采样电压也应该稳定在同样电平上如果有以下现象就要警惕采样电压上叠加高频密集振动可能自激先检查 Rg 和 C1 的补偿再看反馈线布局。采样电压在负载突变时振荡几次才稳定相位裕度不足加大 C1 或 Rg。采样电压偏离 Vref 且调不回来可能是运放输出摆幅不够、MOS 管进入不了放大区或者采样电阻阻值不对。用电子负载做阶跃实验是我最推荐的测试方法。把恒定电流模式下的电子负载接到输出端设置一个 0.2A 到 0.8A 的阶跃变化观察采样电压波形。一个稳定裕量充足的电路应该在 10 微秒到 50 微秒内回到平稳如果出现明显的欠阻尼振荡补偿就要调整。我整理过一次实测数据比较典型设定电流Vref采样电压实测实际电流 采样电压 / 0.1Ω误差0.200A20.0mV19.8mV0.198A1.0%0.500A50.0mV49.9mV0.499A0.2%0.800A80.0mV79.7mV0.797A0.4%1.000A100.0mV99.5mV0.995A0.5%这个数据整体在 1% 精度目标内小电流档误差偏大主要来源是运放失调和参考电压纹波符合预期。调试时如果发现误差集中在某个电流点先怀疑 Vref 源和采样电阻的温升不要一上来就换运放。4.3 米勒平台的直观观察与理解虽然恒流源工作在稳态时 MOS 管处在线性区但你给 Vref 做大幅阶跃时还是能看到一个非常标准的米勒平台。用示波器探头接 MOS 管栅极另一个接漏极在 Vref 上叠加一个大的阶跃信号栅极电压会先迅速上升到达阈值后开始驱动电流变化此时漏极电压开始下拉Cgd 的米勒反馈把栅极电压“锁定”在一定水平这就是波形上的平台期。平台持续的时间取决于驱动电流和 Cgd 大小。Rg 越大栅极充电电流越小平台持续时间越长。过长的平台意味着动态响应慢如果平台在顶端出现圆角或振铃则说明环路存在补偿不足。这一段波形分析对判断电路状态很有价值比单纯看采样电压更能定位问题在栅极驱动还是反馈网络。5. 常见问题速查与避坑手册5.1 问题排查速查表这部分是我最想让你直接截图保存的内容所有问题都来自真实调试现场。现象可能原因排查手段解决办法输出电流达不到设定值运放输出摆幅不够Vgs 推不到位量栅极电压是否达到数据手册推荐值换轨到轨运放或提高运放供电电压输出电流缓慢漂移采样电阻温漂、运放失调温度漂移用恒温环境测试记录不同时间的电流换低温漂采样电阻选用精密低漂运放MOS 管发热严重甚至冒烟压降大、散热不足、选型 SOA 不够测 Vds 和电流算功耗查 SOA 曲线降低电源电压、换大封装、加散热器采样电压高频振荡环路补偿不足、栅极电阻太小示波器观察振荡频率和幅度增大 Rg或增大 C1负载突变后电流振铃相位裕度不足做阶跃响应测试看衰减振荡增大 C1检查反馈路径布线用 PWM 调光/调流时发热严重PWM 直接驱动栅极开关损耗 线性区损耗叠加量栅极波形看上升下降沿改为 PWM 滤波成直流 Vref或者提高频率并加驱动小电流档误差大运放失调电压、偏置电流占采样电压比例大短路输入测失调换低失调低偏置运放增大采样电阻上电瞬间电流毛刺过大运放供电未稳定、Vref 建立滞后示波器看 Vref 和栅极波形增加软启动电容在 Vref 端加栅极下拉电阻这里单独说 PWM 调流的问题因为太多人在这上面翻车。如果你直接用 PWM 信号驱动 MOS 管栅极让它以开关方式调节平均电流那么 MOS 管在开关切换瞬间会反复穿越线性区每次穿越都是一次损耗爆发。尤其是在恒流源本来就有散热压力的场景下这相当于火上浇油。我推荐的做法是PWM 信号经过 RC 低通滤波变成平滑直流再送给 OPA 的同相输入端做 Vref这样 MOS 管始终稳定工作在线性区没有开关损耗发热问题瞬间缓解。代价是电流响应速度变慢但大多数调光、调温应用完全够用。5.2 高功率恒流源的散热与 SOA 设计高功率恒流源翻车重灾区就是热。计算热链路的公式不复杂结温 Tj 环境温度 Ta 热阻 Rth(ja) × 功耗 P。关键在于热阻怎么分解Rth(ja) Rth(jc) Rth(cs) Rth(sa)分别是结到壳、壳到散热器、散热器到环境。设计时要从器件封装数据手册拿到前两项再根据散热器规格确定第三项。举个例子TO-220 封装Rth(jc) 约 3℃/W导热硅脂加云母片后 Rth(cs) 约 1℃/W如果散热器热阻是 8.7℃/W则总热阻约 12.7℃/W。前面算的 11.9W 功耗结温就是 25 11.9 × 12.7 ≈ 176℃已经超过大多数 MOS 管 150℃ 的结温上限。所以这条链路必须加风扇强制风冷或者换热阻更低的散热器。SOA 我要再强调一次。线性工作时的 SOA 限制比开关状态严格得多因为开关状态下管子大部分时间处于完全导通或完全截止导通时 Vds 很小截止时电流为 0两者乘积都很小而线性状态下 Vds 大、电流也大两者乘积可能就是几十瓦。数据手册里的 SOA 曲线明确给出了不同 Vds 下允许的最大直流电流选型时必须用设计最恶劣的 Vds 点去对照留足余量。如果单管 SOA 不够可以考虑多管并联均流但并联对栅极驱动和均流电阻都有要求不是简单把管子并在一起就行。5.3 精度提升与工程细节同样一套电路PCB 布局不同实测精度能差出 1% 到 2%。采样电阻用四线开尔文连接是提升精度的关键一招。开尔文连接的意思是电流流过的路径和电压采样的路径分开走采样电压的两根线直接接到采样电阻的感测端避开大电流走线在铜箔上产生的压降。这样即使采样电阻两端有 0.1A 到几安的大电流反馈线不会拾取额外的压降误差。地线规划上我坚持单点接地。功率地和模拟地分开走最后只在采样电阻的接地端单点汇合。运放供电的地、Vref 源的地都要回到这个模拟地。如果功率地和模拟地混在一起负载电流在铜箔上形成的电位差就会叠进采样回路导致电流设定不准。我自己做过一个对比实验把功率地线和采样反馈线并行走 5cm即使线宽加粗恒流精度也恶化到 2% 以上改成开尔文单点接地后精度回到 0.5% 以内。参考电压源是另一个提升精度的抓手。Vref 直接决定了设定电流如果 Vref 纹波有 10mV对 0.1V 满量程来说就是 10% 的波动。所以 Vref 端一定要有干净的低噪声基准并且加一个 10μF 电容做去耦。如果 Vref 来自 DACDAC 的建立时间和噪声指标也必须纳入选型考虑避免引入周期性噪声。运放选型方面除了前面说的低失调电压还建议关注温漂系数和电源抑制比。热水杯放在电路板旁边的实验你可能觉得夸张但温度变化引起 Vos 漂移在小电流恒流应用里就是几 mA 的偏差。高精度场合直接选 OPA2333 或 AD8628 这类的零漂移运放温漂可以控制在 nV/℃ 级别省心很多。结尾最后分享一点个人体会。做 OPA 加 MOS 管恒流源真正难的不是搭电路而是在出问题时能准确判断是运放的问题、MOS 管的问题、还是环路的问题。我现在的调试习惯是先把 Rg 和 C1 的初始值按经验放好然后用示波器把采样电压波形看到心里有数最后再接高精度万用表校正电流值。波形不过关精度指标都是纸上谈兵。另外一个小技巧准备一个小风扇对着 MOS 管吹不是为了散热而是测试热漂移对恒流精度的影响。很多电路刚上电精度很好跑十分钟电流就飘了大多是采样电阻和 MOS 管之间温度耦合导致的你把风吹上去电流能稳住说明热设计就是那块短板。希望这篇文章能帮你少走我当年走过的弯路把恒流源一次做稳。