大家好啊我是 jianpeng。今天和大家聊一下 MOS 管的工作原理以及 NMOS 和 PMOS 怎样组成 CMOS 反相器。漏极已经接上电压NMOS 为什么仍然不明显导电同样的输入接到两颗晶体管为什么一颗导通另一颗关闭这两个问题都需要先认清电压和谁比较电流又走哪条路。下面从一颗 NMOS 出发比较 NMOS 和 PMOS 的导通条件再推导 CMOS 反相器的工作原理。器件采用数字电路常见的增强型 MOS 管0.2 V、0.6 V、1.2 V 和 1.8 V 都是教学示例不能直接当作某款器件的规格。1. 找准四个端子栅极控制源漏承载电流NMOS 是 N 沟道 MOS 场效应晶体管。导通时沟道中主要参与导电的是带负电的电子“场效应”指栅极通过电场影响这条通路。MOS 这个名字来自金属—氧化物—半导体结构。²下面的剖面是教学示意不按实际尺寸绘制。先找出四个电端再看栅极与硅之间的绝缘层。源极 S 和漏极 D 是受控通路的两端栅极 G 是控制端体端 B 连接器件的半导体主体。沟道形成在栅氧下方的硅表面栅极导体与沟道之间隔着绝缘层。正常开关作用依靠电场调节沟道不靠电子从源漏穿过栅氧流进栅极。图中的 n 源、漏区位于 p 型体区中。这里的“”表示掺杂浓度较高不表示端子带正电NMOS 的 N 说的是沟道类型也不表示整颗器件都是 n 型。³2. VDS 有压差为什么仍然近似关闭把源极和体端接到 0 V漏极接到 0.2 V栅极也接到 0 V。两个需要分清的电压是VGS VG − VS 0 V − 0 V 0 V即栅源电压。VDS VD − VS 0.2 V − 0 V 0.2 V即漏源电压。前者影响沟道的导电能力后者为已经存在的导电通路提供电压驱动。看下面的关闭状态要同时注意这两个条件。虽然VDS不为零但增强型 NMOS 的VGS为零硅表面没有形成强导电的电子沟道因此按开关模型近似为关闭。仅看漏极“有没有电压”不足以判断源漏能否明显导电。关闭不是电流严格等于零。真实 MOSFET 在阈值以下仍有电流器件还存在其他漏电机制教学开关图省略这些小电流不能据此把关闭状态视为完美绝缘。⁴3. 只提高 VGS观察沟道和电流方向保持源极 0 V、漏极 0.2 V只把栅极提高到 1.2 V。于是VGS 1.2 VVDS仍为 0.2 V。栅极相对源极变正电场使电子更容易聚集在栅氧下方的硅表面。本文单管示意取阈值电压VT 0.6 V因此 1.2 V 的栅源电压对应明显导通的状态。真实阈值取决于器件与工作条件这个数值不是 NMOS 的统一标准。³看图时把沟道位置与两种方向标记分开沟道说明哪里导电箭头说明按哪种约定描述流动。在本例VD VS的条件下电子沿沟道从源极移向漏极传统电流方向按正电荷运动方向定义因此从漏极指向源极。两种方向相反并不矛盾。电子走的是硅中的源漏通路栅氧依然把栅极与它隔开。阈值也不是一条让电流突然从零跳到很大的开关线。阈值附近的导电变化是连续的“关”和“开”是为了分析数字电路而采用的近似。此处说明的是状态变化没有给出可用于设计的电流值。4. 接成 CMOS先看各自的源极在哪里要让输出既能接近电源电压又能接近地可以设置两条受控通路上方通向电源下方通向地。这里由 PMOS 负责上拉NMOS 负责下拉。PMOS 是 P 沟道 MOS 场效应晶体管主要载流子是空穴。空穴可理解为电子缺位形成的等效正电载流子不是材料里挖出的洞。对本文的增强型器件NMOS 在栅极比自己的源极高足够多时导通PMOS 则在栅极比自己的源极低足够多时导通。³下面把电源设为VDD 1.8 V地为GND 0 V。这已经是反相器场景不再沿用前面单管固定的 0.2 V 漏极。两颗管子的栅极相连成为输入Vin漏极相连成为输出Vout。PMOS 的源极与 n 阱体端接 VDDNMOS 的源极与 p 型体区的体端接 GND。CMOS 中的 C 来自 Complementary意思是互补。²同一个栅极电压对两颗管子并不意味着同一个栅源电压。它们的源极分别在 1.8 V 和 0 V这是推导反相行为的关键。5. 两次输入逐管推导输出先设Vin 0 V两个栅极都是 0 V。沿上方通路检查PMOS 的源极仍是 1.8 V。NMOS 的VGS 0 − 0 0 V近似关闭。PMOS 的VGS 0 − 1.8 −1.8 V栅极比源极低 1.8 V因此导通也可用正值VSG 1.8 V描述这一差值。输出经 PMOS 向电源充电最后接近 1.8 V在本例中表示逻辑 1。再把Vin改成 1.8 V两个源极的接线保持不变。现在检查下方通路。NMOS 的VGS 1.8 − 0 1.8 V导通。PMOS 的VGS 1.8 − 1.8 0 V近似关闭。输出通过 NMOS 放电并接近 0 V表示逻辑 0。输入 VinPMOSNMOS稳定后的输出 Vout0 V逻辑 0导通上拉关闭接近 1.8 V逻辑 11.8 V逻辑 1关闭导通下拉接近 0 V逻辑 0这就是反相器输出逻辑与输入相反。“反相”在这里并不表示把正电压变成负电压。还要分清通路与持续电流。忽略漏电、没有直流负载时输出完成充放电后导通管两端的压差接近零稳态不需要持续的明显电流。切换时输出电容要充放电输入经过中间范围时两颗管子还可能短暂同时导通因此真实 CMOS 仍有动态功耗且存在漏电功耗。²6. VT 不是逻辑 0 与 1 的分界前面采用的VT 0.6 V属于单管参数用来描述沟道导电特性。逻辑 0 和 1 则由电路的电压规格定义两者回答的问题不同。看下面的对比左侧关注一颗器件的栅源电压右侧关注接收电路能保证识别的输入范围。实际数字电路会给出保证识别为低电平的范围和保证识别为高电平的范围二者之间通常留有不保证识别的区域。不能把某颗 NMOS 的 0.6 V 阈值直接当作整个逻辑电路的分界反相器在中间输入电压处怎样变化还取决于两颗管子的特性和电源等条件。检查一张反相器电路图时可以按这个顺序复述找到每颗管子的源极电压计算栅极与源极的差值判断哪条通路导通再沿通路确定输出趋向电源还是地。能独立解释输入为 0 V 时为什么是 PMOS 上拉就已经从背真值表走到了按电路推导。引用链接芯片里的开关用 3D 看懂晶体管怎样控制电流MIT 6.004MOS 四端结构、CMOS 连接与反相器COCOANMOSPMOS 剖面、沟道电荷及工作条件MIT 6.012阈值以下的 MOSFET 导电