PHY芯片直连这件事说简单也简单说坑也多。我前后做过十几个以太网接口的项目从百兆到千兆从消费级到工业级几乎每一次在PHY和MAC对接的环节上都踩过不同的坑。其中最容易被忽视、但一出问题就让人抓狂的就是电压驱动和电流驱动的区分。很多人拿到PHY芯片的参考设计看到两个芯片的TX/TX-、RX/RX-直接连在一起就以为万事大吉结果板子回来不是链路不通就是误码率居高不下甚至跑一段时间后PHY直接发热发烫。这类问题十有八九出在驱动类型不匹配或者偏置电路没做对上。这篇文章主要面向正在做以太网硬件设计的工程师尤其是第一次接触PHY直连、或者从参考设计抄过来但调试不通的朋友。我会把电压驱动和电流驱动的本质区别讲清楚然后围绕SGMII、RGMII这些常见接口模式下PHY直连的电路设计把偏置电阻、端接匹配、AC耦合电容、中心抽头电压这些关键细节逐一拆开讲。文章里提到的参数和电路结构都是我在实际项目中验证过的你可以直接拿去对照自己的原理图。1. 先搞清楚你的PHY到底属于哪种驱动类型1.1 电压驱动和电流驱动的物理本质差异很多人在选型的时候只关注速率、接口类型、封装很少有人会去翻数据手册里关于驱动方式的描述。但恰恰是这一页决定了你后面整个直连电路能不能跑通。电压驱动的输出级本质上是一个推挽结构内部由一对MOS管组成输出阻抗比较低通常在几欧姆到十几欧姆之间。它直接输出电压摆幅比如常见的1.2V、1.5V或者1.8V差分摆幅。你可以把它理解成一个低阻抗的电压源输出信号的质量主要取决于外部负载和端接是否匹配。电流驱动则完全不同。它的输出级是一个电流源输出的是恒定电流通常在4mA到20mA之间不同芯片差异很大。这个电流流过外部负载电阻在负载上产生电压摆幅。也就是说你看到的差分电压实际上是“电流乘以电阻”的结果。如果外部没有正确的偏置和端接电阻电流驱动型PHY的输出电压要么偏小导致接收端识别不到要么偏大导致信号失真。用一个生活化的类比电压驱动就像自来水厂直接给你供水水压是固定的你接多粗的管子影响的是流量电流驱动则像给你一个恒定流量的水泵你管子的粗细负载电阻决定了最终的水压。1.2 从数据手册快速判断驱动类型的方法拿到一颗PHY芯片怎么快速判断它是电压驱动还是电流驱动我一般看这几个地方看输出级结构框图如果框图里画的是两个MOS管推挽输出基本就是电压驱动如果画的是一个电流源符号那就是电流驱动。看是否需要外部中心抽头供电电流驱动型PHY的TX/RX差分对通常需要一个外部电源通过中心抽头供电常见的是1.8V、2.5V或3.3V。电压驱动型一般不需要。看端接电阻的推荐值电压驱动通常推荐50欧姆到地或者差分100欧姆端接电流驱动则常见需要两个50欧姆电阻拉到中心抽头电源或者一个100欧姆差分电阻配合中心抽头电容。看数据手册中“Media Independent Interface”章节的推荐电路这是最直接的厂商通常会给出完整的连接图。我遇到过一颗国产PHY数据手册里只写了“Current Mode Output”但推荐电路图里画的是两个50欧姆电阻拉到1.8V中心抽头接了一个0.1uF电容到地。这就是典型的电流驱动配置。如果你按电压驱动的方式直接差分端接100欧姆链路能通才怪。1.3 驱动类型不匹配会引发哪些典型故障驱动类型搞错表现出来的症状很有规律我整理了一个对照表故障现象可能原因排查方向链路完全不通PHY寄存器读不到Link Up电流驱动型PHY缺少中心抽头供电检查TX/RX中心抽头是否有正确电压链路能通但误码率高ping丢包严重端接电阻值不对电压摆幅偏离用示波器测差分摆幅是否在手册范围内短距离能通长线不通输出驱动能力不足或预加重未配置检查PHY的驱动强度寄存器配置PHY芯片发热严重电流驱动型输出短路或端接错误导致电流过大测量端接电阻上的电流是否超标部分板子能通部分不通端接电阻精度不够或中心抽头电容布局差异检查电阻精度和电容位置这个表是我在实际调试中总结出来的基本上覆盖了八成以上的直连问题。你可以先对号入座再往下看具体的电路设计细节。2. 电压驱动PHY的直连电路设计要点2.1 差分端接电阻的取值逻辑与布局要求电压驱动型PHY的直连相对简单因为它的输出阻抗低对负载不敏感。但“简单”不等于“随便”。最常见的做法是在接收端靠近PHY引脚的位置放一个100欧姆的差分端接电阻或者在TX/TX-和RX/RX-上分别放50欧姆到地。这里有一个关键点端接电阻到底放在哪一端。如果是MAC和PHY直连通常建议放在接收端。因为信号从发送端出来经过PCB走线到达接收端在接收端端接可以最大程度吸收反射。如果两端都放等效负载会变成50欧姆可能导致电压摆幅减半。布局上100欧姆差分端接电阻必须尽可能靠近接收端PHY的引脚走线长度最好控制在5mm以内。我见过一个设计把端接电阻放在板子中间结果眼图几乎闭合。后来把电阻移到PHY引脚旁边眼图立刻打开。这个细节在低速时可能不明显但千兆速率下就是致命问题。另外端接电阻的精度建议用1%的封装优先选0402或0201减少寄生电感。如果是差分端接两个电阻的走线要严格对称否则会引入共模噪声。2.2 AC耦合电容的容值与位置选择很多电压驱动型PHY的TX输出需要加AC耦合电容尤其是当MAC和PHY的共模电压不一致时。AC耦合电容的作用是隔断直流偏置只让交流信号通过。容值怎么选常见的是0.1uF或者0.01uF。但这里有个经验公式电容的容抗在信号最低频率处应该远小于端接电阻。以千兆以太网为例信号基频125MHz但编码后最低频率可能到几十MHz。假设端接电阻100欧姆电容容抗要小于10欧姆那么C 1/(2pif*10)。取f10MHz算下来C 1.6nF。所以0.01uF10nF是足够的0.1uF更保险。位置方面AC耦合电容应该靠近发送端还是接收端我的经验是靠近发送端。因为电容靠近发送端可以尽早隔断直流避免直流偏置在走线上产生额外功耗。但如果是电流驱动型AC耦合电容的位置又不一样后面会讲。还有一个坑AC耦合电容的封装和材质。建议用C0G/NP0材质的温度稳定性好容值不随电压变化。X7R的虽然容值大但在直流偏置下容值会下降可能导致信号低频成分衰减。2.3 共模电压不匹配时的处理方案电压驱动型PHY和MAC直连时最常见的隐形问题是共模电压不匹配。比如MAC的TX共模电压是1.2V而PHY的RX共模电压要求是0.9V直接连过去PHY可能识别不了。怎么判断看两边数据手册的“Common Mode Voltage”参数。如果差异超过100mV就建议加AC耦合电容然后在接收端重新建立共模电压。建立共模电压的方法通常是用两个电阻分压比如从1.8V和地之间分压得到0.9V再通过一个电感或磁珠馈入差分线的中心抽头。这里要注意分压电阻的阻值不能太小否则会加载信号。一般用1k欧姆以上的电阻配合0.1uF电容滤波。如果共模电压差异不大也可以直接通过端接电阻到地来自然建立但前提是端接电阻的另一端是地。我做过一个项目MAC的共模是1.0VPHY的共模是1.2V差异200mV。一开始没加AC耦合链路时通时断。后来加了0.1uF AC耦合电容并在PHY侧用两个1k电阻从1.8V分压到1.2V馈入中心抽头问题彻底解决。3. 电流驱动PHY的直连电路设计要点3.1 中心抽头供电与偏置电阻的计算方法电流驱动型PHY的直连电路核心在于中心抽头供电和偏置电阻。这是最容易出错的地方也是我踩坑最多的地方。电流驱动型PHY的TX/TX-和RX/RX-通常需要外部提供一条直流通路。常见结构是TX通过一个50欧姆电阻拉到中心抽头电源TX-也通过一个50欧姆电阻拉到同一个电源中心抽头电源再通过一个0.1uF电容到地。这样差分电流流过两个50欧姆电阻在电阻上产生电压摆幅。偏置电阻的阻值怎么算假设PHY的输出电流是8mA你希望差分摆幅是800mV即每端400mV那么单端电阻R 400mV / 8mA 50欧姆。这就是为什么50欧姆是常见值。但不同PHY的电流不同有的4mA有的16mA所以电阻值要跟着变。中心抽头电源的电压也很关键。它决定了输出共模电压。比如电源是1.8V那么TX和TX-的共模电压就是1.8V减去电阻上的压降。如果电流是8mA电阻50欧姆压降400mV共模就是1.4V。这个值必须在接收端PHY的共模输入范围内。我见过一个设计直接用了3.3V作为中心抽头电源结果共模电压太高接收端PHY的输入级饱和链路完全不通。后来改成1.8V问题解决。所以中心抽头电源的电压一定要看接收端PHY的手册。3.2 端接电阻的精度与温漂影响电流驱动型PHY的端接电阻直接决定了输出电压摆幅所以对精度要求很高。1%是基本要求如果环境温度变化大还要考虑温漂。普通厚膜电阻的温漂是100ppm/°C从25°C到85°C变化60°C阻值变化0.6%。对于50欧姆电阻变化0.3欧姆电流8mA时电压变化2.4mV影响不大。但如果用5%精度的电阻初始偏差就有2.5欧姆电压偏差20mV可能就导致误码。我的建议是端接电阻用1%精度的薄膜电阻温漂50ppm/°C以内。如果成本允许用0.1%的更好。另外两个端接电阻要配对最好来自同一批次减少相对偏差。还有一个细节端接电阻的功率。电流8mA流过50欧姆功耗是3.2mW0402封装足够。但如果电流是20mA功耗就是20mW0402也够但要注意温升导致的阻值变化。3.3 中心抽头电容的选型与布局陷阱中心抽头电容的作用是为交流信号提供一条低阻抗到地的回路。如果这个电容选错或者放错位置交流信号就没有回流路径信号质量会严重下降。容值方面0.1uF是标配但有时候需要并联一个0.01uF来滤高频。因为0.1uF的等效串联电感ESL在高频时阻抗会上升并联小电容可以降低高频阻抗。我通常会在中心抽头处放一个0.1uF和一个0.01uF并联效果比单用0.1uF好很多。布局上这个电容必须尽可能靠近中心抽头节点走线长度控制在3mm以内。我见过一个设计把电容放在板子边缘走线拉了10mm结果眼图抖动很大。后来把电容移到中心抽头旁边抖动立刻减小。还有一个陷阱中心抽头电容的地回路。这个电容的地必须连接到干净的模拟地不能和数字地混在一起。如果地平面分割不当数字噪声会通过这个电容耦合到模拟信号上。我的做法是在PHY下方做一个独立的模拟地岛中心抽头电容的地直接打到这个岛上然后通过一个0欧姆电阻或磁珠连接到主地。4. SGMII与RGMII模式下PHY直连的特殊处理4.1 SGMII直连时MAC模式配置的坑SGMII接口在PHY直连时有一个非常容易忽略的点PHY芯片需要配置成MAC模式。这个坑我踩过两次每次都是链路不通查了半天才发现是模式配错了。SGMII是一种串行接口通常用于MAC和PHY之间的连接。但有些PHY芯片的SGMII接口可以配置成MAC模式或PHY模式。如果两个PHY直连其中一个必须配置成MAC模式另一个配置成PHY模式。如果两个都配成PHY模式或者两个都配成MAC模式链路就起不来。怎么配置通常通过PHY的寄存器或者硬件引脚。比如某款PHY的SGMII模式选择引脚拉高是MAC模式拉低是PHY模式。具体要看数据手册。我建议在原理图设计阶段就把这个引脚的状态确定下来不要留到调试阶段再改因为有些引脚是复用的改起来很麻烦。另外SGMII的参考时钟也很关键。如果两个PHY直连通常一个PHY提供时钟另一个PHY接收时钟。如果两个PHY都用自己的本地时钟可能会有频偏导致链路不稳定。我的做法是让其中一个PHY输出时钟另一个PHY的时钟输入选择这个时钟源。4.2 RGMII接口的时序补偿与走线等长RGMII接口在PHY直连时时序是最大的挑战。RGMII的TX和RX各有4位数据线和1位控制线共5对差分或单端信号。在千兆速率下时钟频率125MHz双边沿采样数据速率1000Mbps。时序补偿有两种方式一种是PHY内部延迟通过寄存器配置另一种是PCB走线延迟通过调整走线长度实现。我通常优先用PHY内部延迟因为走线延迟受板材和工艺影响不好精确控制。如果必须用走线延迟那么TX和RX的时钟线要比数据线长一些通常长1.5英寸到2英寸对应约200ps到250ps的延迟。这个值要看PHY手册的推荐。走线等长方面同一组内的5对信号要严格等长误差控制在5mil以内。不同组之间可以有一定偏差但最好也在50mil以内。我做过一个RGMII直连的设计一开始没有做等长结果千兆模式下丢包率10%。后来把5对信号重新布线误差控制在3mil以内丢包率降到0.01%以下。所以等长不是可选项是必选项。4.3 直连场景下的EMC与信号完整性权衡PHY直连的板子EMC是一个绕不开的话题。尤其是电流驱动型PHY中心抽头电源和端接电阻上会有高频电流如果处理不好辐射会超标。我的经验是在中心抽头电源上串联一个磁珠可以有效抑制高频噪声。磁珠的选择要看电流一般选100MHz时阻抗600欧姆到1k欧姆的。但磁珠的直流电阻要小否则会影响中心抽头电压。另外磁珠后面要跟一个0.1uF电容到地形成LC滤波。信号完整性方面差分对的走线要严格等长、等距阻抗控制在100欧姆差分。如果是4层板建议把差分线走在内层上下都有地平面参考。如果是2层板差分线走在顶层底层要有完整的地平面不能有分割。还有一个容易被忽视的点PHY芯片下方的地焊盘。很多PHY芯片底部有一个大的散热焊盘这个焊盘必须连接到地而且要通过多个过孔连接到地平面。如果这个焊盘接地不好不仅散热有问题信号回流也会受影响。5. 调试阶段如何快速定位驱动类型相关问题5.1 用示波器测量差分摆幅判断驱动是否正常板子回来之后第一步不是插网线而是用示波器测差分摆幅。这是最直接的判断方法。测量方法用差分探头或者两个单端探头做数学运算测TX/TX-的差分电压。如果PHY在发送IDLE码流应该能看到一个稳定的差分摆幅。电压驱动型PHY的摆幅通常在800mV到1.2V之间电流驱动型则在400mV到800mV之间具体看手册。如果测不到摆幅或者摆幅明显偏小先检查中心抽头供电和端接电阻。如果摆幅偏大可能是端接电阻偏大或者电流偏大。如果摆幅不稳定可能是中心抽头电容有问题或者电源噪声大。我一般会把示波器设置成无限余辉模式观察眼图的张开程度。如果眼图闭合说明信号质量差需要进一步排查走线和端接。5.2 通过寄存器读取和环回测试隔离问题示波器看完之后下一步是读PHY寄存器。大部分PHY都有Link Status、Speed、Duplex等寄存器可以判断链路是否建立。如果Link Up但丢包说明物理层通了但信号质量有问题。如果Link Down说明物理层都没通。环回测试是隔离问题的好方法。把PHY配置成内部环回模式发送数据然后接收如果环回正常说明PHY本身没问题问题在外部电路或对端。如果环回也不正常说明PHY配置或供电有问题。我通常会做三级环回第一级是PHY内部数字环回第二级是PHY内部模拟环回第三级是外部线缆环回。逐级排查能快速定位问题在哪一段。5.3 常见误判案例链路通但丢包的根因分析链路通但丢包是最让人头疼的问题。因为你能ping通但大流量时丢包严重。这种情况十有八九是信号完整性问题。我遇到过一个案例百兆模式下一切正常千兆模式下丢包率5%。用示波器测眼图发现眼高只有200mV远低于手册要求的500mV。查原理图发现端接电阻用的是5%精度的实际阻值偏大导致电流驱动型PHY的输出摆幅不足。换成1%精度电阻后眼高恢复到600mV丢包消失。另一个案例链路通但偶尔丢包且丢包与温度相关。后来发现是中心抽头电容用了X7R材质温度升高后容值下降导致交流回流路径阻抗上升。换成C0G材质后问题解决。还有一个案例链路通但特定长度的网线丢包。后来发现是PHY的驱动强度配置不对短网线时信号过冲长网线时信号衰减。通过调整PHY的驱动强度寄存器问题解决。这些案例说明链路通只是第一步信号质量才是关键。而信号质量又和驱动类型、端接、布局密切相关。6. 从原理图到PCB的完整检查清单6.1 原理图评审阶段必须确认的五个参数在原理图评审阶段我通常会重点确认以下五个参数这些参数直接决定了直连电路能不能工作驱动类型确认PHY是电压驱动还是电流驱动这决定了端接和偏置电路的结构。共模电压确认发送端和接收端的共模电压是否匹配如果不匹配需要AC耦合和共模重建。端接电阻值根据驱动类型和电流大小计算端接电阻值并确认精度和封装。中心抽头电源如果是电流驱动确认中心抽头电源的电压和滤波电容。AC耦合电容确认是否需要AC耦合容值和材质是否合适。这五个参数任何一个错了都可能导致链路不通或丢包。我建议在原理图评审时把这五个参数列成一个表格逐项确认。6.2 PCB布局阶段的关键走线规则PCB布局阶段有几个走线规则是必须遵守的差分对等长同一组差分对内的两条线长度误差控制在5mil以内。差分对等距两条线间距保持一致避免阻抗突变。端接电阻靠近接收端端接电阻到接收端PHY引脚的走线长度控制在5mm以内。中心抽头电容靠近中心抽头走线长度控制在3mm以内。参考地平面完整差分线下方不能有地平面分割否则回流路径断裂。过孔数量最少差分线上的过孔尽量少每个过孔都会引入寄生电容和电感。这些规则看起来简单但实际做起来很容易忽略。我见过一个设计差分线上打了6个过孔结果眼图完全闭合。后来把过孔减到2个眼图恢复。6.3 打样回来后的上电测试流程板子打样回来之后不要急着插网线。我通常按以下流程测试目视检查检查焊接是否良好尤其是PHY芯片的引脚和端接电阻。电源测试测量PHY的供电电压包括核心电压和IO电压确认在手册范围内。中心抽头电压测试如果是电流驱动测量中心抽头电压确认与设计值一致。时钟测试测量PHY的参考时钟确认频率和幅度正常。差分摆幅测试用示波器测TX差分摆幅确认在手册范围内。寄存器读取通过MDIO读取PHY寄存器确认PHY能正常通信。环回测试配置PHY内部环回发送数据确认能正常接收。外部连接测试连接对端设备确认Link Up然后进行ping测试和iperf测试。这个流程走下来基本上能覆盖90%以上的问题。如果还有问题再针对具体现象深入排查。7. 几个真实项目中的踩坑记录7.1 一颗国产PHY的电流驱动配置翻车记去年做一个工业网关项目选了一颗国产PHY数据手册写的是电流驱动推荐电路是50欧姆到1.8V中心抽头。我按推荐电路画了原理图打样回来之后链路死活不通。用示波器测TX差分摆幅几乎为零。测中心抽头电压只有0.3V远低于设计的1.8V。查了半天发现中心抽头电源的走线太细电流不够导致电压被拉低。后来把走线从6mil加粗到20mil中心抽头电压恢复到1.8V链路通了。这个坑让我意识到电流驱动型PHY的中心抽头电源走线必须足够粗因为要承载所有差分对的偏置电流。如果走线电阻太大电压就会跌落。7.2 共模电压不匹配导致的间歇性丢包另一个项目MAC和PHY直连百兆模式下正常千兆模式下间歇性丢包。用示波器测眼图发现眼图有时张开有时闭合周期性变化。查了很久最后发现是共模电压不匹配。MAC的TX共模是1.0VPHY的RX共模是1.2V差异200mV。在百兆模式下信号速率低共模差异影响不大。但在千兆模式下共模差异导致接收端输入级工作点偏移信号质量周期性恶化。解决方案是加AC耦合电容并在PHY侧用两个1k电阻从1.8V分压到1.2V馈入中心抽头。改完之后眼图稳定张开丢包消失。7.3 端接电阻精度不够引发的批量故障还有一个项目小批量试产10块板子有3块链路不通。查原理图没问题焊接也没问题。后来用万用表测端接电阻发现阻值偏差很大有的45欧姆有的55欧姆。原来采购为了省钱用了5%精度的电阻。换成1%精度电阻后10块板子全部通过。这个案例说明端接电阻的精度不是可选项是必选项。尤其是电流驱动型PHY端接电阻直接决定输出电压精度不够就会导致批量故障。8. 写在最后的一些个人体会PHY直连这件事说到底是“细节决定成败”。驱动类型、端接电阻、中心抽头、AC耦合、共模电压、走线等长每一个细节都可能成为链路不通的根因。我做了这么多年硬件最大的体会是不要迷信参考设计参考设计只是“能工作”的起点不是“一定工作”的保证。每一颗PHY都有自己的脾气数据手册里的每一个参数都值得仔细看。另外调试工具很重要。一台好的示波器一个差分探头能帮你省下大量猜测的时间。我见过很多工程师链路不通就反复改寄存器改了半天发现是硬件问题。先测波形再改软件这是我一直坚持的顺序。最后分享一个小技巧如果你不确定PHY是电压驱动还是电流驱动可以先按电流驱动的方式设计因为电流驱动的电路兼容性更好。如果实际是电压驱动把中心抽头电源去掉端接电阻改成100欧姆差分通常也能工作。反过来则不行。这个技巧在我早期做设计时帮了不少忙希望对你也有用。