做电源和硬件的老伙计应该都体会过EMI测试不通过时那种头皮发麻的感觉。板子送去实验室传导骚扰频段上一排毛刺冒出来定位来定位去最后大概率绕到共模噪声上。这时候共模电感是最后的防线但它到底压得住压不住噪声总不能每次都靠打样回来测那样太慢了。其实LTspice就能干这个活把共模电感的差模插入损耗和共模插入损耗都仿真出来选型阶段心里就踏踏实实的。这篇内容是一次完整的LTspice共模电感插损仿真实战记录以Würth Electronik的WE 744821201为对象从基本概念、SPICE建模、测试拓扑搭建到AC分析设置、结果判读、常见坑处理全流程走一遍。内容适合刚摸到LTspice、完全不知道怎么下手的新手也适合已经会看了、但想快速搭一套标准测量夹具的硬件工程师。搞懂之后你会发现手头任何共模电感都可以在画板子之前先在仿真里过一遍。1. 共模电感与插入损耗先把概念讲透再动手1.1 差模、共模区分以及共模电感的“双绕组哲学”两根导线传输信号或噪声时电流路径可以分解成两种模式。差模信号是两根导线上的电流方向相反信号从源端出发经过负载再从另一根线回到源端这是我们电路正常工作的方式。共模信号则是两根导线上的电流方向相同它没法在两根线内部形成闭合回路而是通过地平面、机壳、寄生电容这些额外的路径回流。这就解释了为什么共模噪声麻烦。差模噪声至少还可以预估你用X电容、差模电感就能把它“吸收”掉共模噪声的路径完全不可控和线缆的寄生参数、PCB布局的走线都有关系。共模电感的作用就是在线缆上同时给两个导线串入一个高阻抗让共模电流走不动。共模电感的结构相当巧妙两个绕组绕在同一个磁环上绕向相反。这样一来差模电流流过两个绕组时产生的磁通方向相反互相抵消磁芯基本不参与工作只表现为很小的漏感。而共模电流流过时磁通方向相同相互叠加等效电感非常大。相当于一颗电感对两种噪声“区别对待”这正是它被叫做共模扼流圈的原因。设计滤波器时我们常说“差模用X电容共模用共模电感”但实际上共模电感也会对差模信号产生一定的阻抗这部分来自漏感。漏感值由磁芯的耦合特性决定耦合系数K无限接近1漏感就越小差模插入损耗自然越低但如果为了追求差模抑制刻意增大漏感又会带来更高的磁芯损耗和潜在的谐振风险。选共模电感实际上是在差模和共模性能之间做平衡。1.2 插入损耗到底在测什么插入损耗这个参数在射频和EMC里非常常见公式不复杂就是插入器件前后负载上信号功率的比值。用公式写出来IL 20 * log10(V参考 / V测试)这里用电压比代替功率比前提是源和负载阻抗一致。在50Ω系统中源内阻和负载端接电阻都取50Ω当源输出AC幅度为1V时没有任何滤波器件时负载分到的电压是0.5V这个值就是V参考。把共模电感接入后负载电压变成V测试用上面公式计算出的就是该频率点的插入损耗。插入损耗的单位是dB。在低频段共模电感对差模信号几乎不抑制IL接近0dB到了高频段电感阻抗变大IL开始上升。而共模IL则会从较低频率就爬起来因为共模等效电感非常大。需要说明的是这里用的50Ω系统是行业惯用参考实际电源回路里的阻抗不是纯50Ω但用统一的参考系统测出来的IL曲线才能在器件与器件之间横向对比数据手册的曲线也是按这个思路测出来的。所以仿真测试电路也保持50Ω才能和数据手册对上。1.3 WE 744821201 参数点读以及仿真必须盯住的关键数据WE 744821201 是Würth Electronik的WE-CMB系列共模电感SMD封装常用于小功率开关电源、DC-DC模块输入端的EMI滤波。它的规格书里会给出电感量、额定电流、DCR、共模阻抗曲线、差模插入损耗曲线等信息。我做仿真时主要盯下面几个参数参数参考值仿真建模用说明额定电感每绕组1 mH规格书给出允许偏差较大直流电阻 Rdc约250 mΩ影响低频损耗和发热耦合系数 K0.99左右决定漏感实际需拟合绕组间分布电容5~20 pF决定自谐振频率影响高频曲线自谐振频率 SRF数MHz至数十MHz高于SRF后电感呈容性耦合系数K这个参数尤其重要。很多入门教程讲共模电感都默认K1但实际做差模仿真时K1会使差模等效电感变成零曲线完全不符合实际。数据手册不会直接写K值但会给出差模插入损耗曲线你可以通过拟合曲线反推K的大概范围。另一个需要注意的参数是分布电容它直接影响共模IL高频段是“先升后降”还是“一路飙升”。想让仿真曲线和规格书对上必须把这两个参数调准。提示正式项目请直接到Würth官网下载该型号的官方SPICE模型。如果拿不到模型再按照本文的方式用等效参数自建结果可以作为工程预研参考。2. LTspice模型搭建从零开始建一颗共模电感2.1 为什么选LTspice干这件事LTspice免费、跨平台、体积小这是明面上的优点。真正用过之后你会发现它的收敛性在同类SPICE工具里算很不错的对于共模电感这种带有耦合电感和寄生电容的线性网络跑AC分析基本不会遇到严重的不收敛问题。加上它自带的波形查看器功能齐全可以直接输入表达式计算插入损耗省去导出数据再处理的过程。不过LTspice也有脾气比如库元件的管理和原理图绘制体验不如商业软件顺手但对于这类小规模线性电路仿真完全在可控范围内。总共就十几个元件画起来不费劲。2.2 共模电感的SPICE等效电路模型共模电感的本质是一个1:1的耦合电感对但要做准仿真不能只画两个电感加一个K语句。实际器件还包含绕组电阻、绕组间电容、磁芯损耗等寄生效应。在高频段尤其超过10MHz之后分布电容对共模插入损耗曲线的“驼峰”形状影响非常明显所以模型至少要包含以下三部分两个带直流电阻的电感绕组L1、L2耦合电感K语句设定互感跨接在两个绕组输出端之间的分布电容Cww在LTspice原理图中放置两个电感分别命名为L1、L2。右键修改电感属性把L设置成1m同时把Rser设置成0.25对应约250mΩ直流电阻。然后放置一个独立的电容Cww值先给10pF。耦合语句用SPICE指令直接输入K1 L1 L2 0.99这里有个容易忽略的细节K值后面是电感的元件引用名用空格分隔不用逗号。如果你的原理图里电感不叫L1和L2而是被改成其他名称K语句里的名字也要跟着改否则会报unknown schematic syntax。2.3 无官方模型时如何快速校准K值和分布电容很多朋友问手头有共模电感但没有SPICE模型怎么建模才靠谱我的做法是先用规格书里的差模和共模插入损耗曲线做校准。先通过差模IL曲线校准K值。差模等效电感的公式是L_diff 2 * L * (1 - K)当源阻和负载阻都是50Ω时转折频率大致满足f_3dB (Rs RL) / (2 * π * L_diff)取L1mH、K0.99算出来L_diff20µHf_3dB约等于800kHz。如果你看到规格书的差模IL曲线在800kHz附近有明显上升那K取0.99就基本对上了如果曲线上拐点出现在8MHz附近K要取0.999。再用共模IL曲线的谐振点校准分布电容。共模等效电感约为L(1K)/2接近1mH谐振频率由分布电容决定。规格书里的共模SRF如果写的是10MHz那可以估算Cww的取值。反过来调整Cww让仿真谐振峰位置和规格书对齐即可。整个过程不需要高端仪器就是比对着曲线迭代。3. 差模插入损耗仿真全流程实操3.1 搭建差模测试电路差模插入损耗测试的关键是让信号电流在L1、L2两个绕组中反向流过差模工作状态。在LTspice里我习惯画两个独立支路一个是参考支路一个是DUT支路用同一个AC源驱动这样在波形窗口里直接用比值算IL免除手动计算。参考支路很简单AC源V1的正极接一个电阻Rs_ref50Rs_ref的另一端接Rload_ref50到地中间节点命名为Vref。这个节点电压就是无滤波器件时的负载电压理论上是0.5V。DUT差模支路按下面的顺序连接V1正 → Rs_dut(50) → L1正端(同名端) L1负端 → L2负端 L2正端 → Rload_dut(50) → 地注意这里L1负端连接L2负端这样信号电流进入L1的正端后会从L1负端流出再进入L2负端从L2正端流出两绕组中的电流方向正好相反符合差模工作状态。L2正端节点命名为Vout_dm。源和负载的接地端都要接到地。3.2 设置AC分析和插入损耗表达式在LTspice里按S键添加SPICE指令输入.ac dec 200 1kHz 100MHz意思是每十倍频程200个点从1kHz扫到100MHz。源V1要设置AC幅度为1。具体做法是右键电压源属性在Advanced里把AC Amplitude设为1或者直接在元件值里写SINE(0 1 1k) AC 1两种方式都行。运行仿真后在波形查看器里添加表达式20*log10(V(vref)/V(vout_dm))如果波形是复数LTspice默认会显示幅值也可以用mag函数取模再算更稳妥20*log10(mag(V(vref))/mag(V(vout_dm)))3.3 差模曲线判读与理论验证我按上面的参数L1mH、K0.99跑出来的差模IL曲线低频段确实贴着0dB也就是差模信号几乎无衰减。大约在600kHz到1MHz区间开始出现可见的上升趋势和之前算的转折频率约800kHz吻合。过了转折频率后曲线大体按20dB/十倍频程的斜率上升。不过曲线在中高频段可能出现一个小谐振峰然后回落一小段再继续爬升。这个谐振峰是由漏感和分布电容共同作用形成的说明模型里寄生参数已经生效。如果曲线在高频出现剧烈振荡或锯齿多半是扫频点不够把dec从200提高到500再试试。得到曲线之后别忘了检查一个细节低频段IL是否完全等于0dB。如果低频偏正或偏负说明参考支路和DUT支路的负载电阻、源电阻不是完全一致检查一下电阻取值务必都用精确的50Ω。电感的内置串联电阻Rser不会影响低频段的IL因为它对参考支路和差模DUT支路的影响在低频时可忽略。3.4 差模仿真结果如何指导实际设计差模IL曲线看着好像不起眼低频0dB、高频几十dB但在设计滤波器时这个参数很关键。比如你的开关电源差模噪声在10MHz超标8dB而手里这颗共模电感在10MHz的差模IL只有6dB那就不够需要换更高漏感的型号或者再加一级差模电感。反过来如果共模电感在差模频段的IL已经贡献了一些衰减那X电容和差模电感的压力就能小一点。我在实际工程里会同时跑几颗候选共模电感的差模IL曲线放在同一张图上对比直接选出对目标频段抑制量最大的那颗。这个对比过程在LTspice里非常快改参数重跑一遍就行比翻十几个数据手册快得多。4. 共模插入损耗仿真全流程实录4.1 共模测试拓扑两个绕组并联进信号回路共模插入损耗测试的思路和差模完全不同。共模电流在两根导线上方向相同所以必须让信号同时从两个绕组的同名端进入再从两个绕组的异名端流出模拟共模电流对两个绕组同向激励的状态。电路搭建也非常简单把L1正端和L2正端短接在一起接源电阻把L1负端和L2负端短接在一起接负载电阻到地。节点结构如下V1正 → Rs_cm(50) → 节点AL1正、L2正短接 L1负、L2负短接 → 节点B → Rload_cm(50) → 地节点B命名为Vout_cm。这样接的好处是两个绕组的磁通方向相同等效电感变成L_cm (L M) / 2 L(1K) / 2代入L1mH、K0.99L_cm约等于0.995mH和单绕组电感量几乎一样。这就是为什么共模电感对共模噪声有“放大”的抑制能力。4.2 共模仿真设置与结果解读共模支路的AC分析和差模支路放在同一次仿真里也行。如果你在原理图中同时画了参考支路、差模DUT支路和共模DUT支路三个支路共用同一个AC源也没有问题因为每个支路都各自串联了50Ω电阻支路之间相互影响可以忽略。波形窗口里再添加20*log10(mag(V(vref))/mag(V(vout_cm)))得到的共模IL曲线转折频率会比差模低得多。理论上f_3dB约等于100/(2π*0.995mH)算出来约16kHz。也就是说这颗共模电感在16kHz之后就开始对共模信号形成明显衰减在开关电源100kHz以上的噪声频段插入损耗已经有几十dB的贡献。过了转折频率后曲线会继续爬升但上升的速率和形态取决于模型里的寄生电容。我在具体仿真里发现如果Cww取10pF左右共模IL曲线大约在10MHz附近达到峰值峰值过后开始回落。这是因为共模电感的等效并联谐振发生在SRF附近高于SRF后绕组间的容性阻抗主导电感不再表现为高阻。数据手册里那种“先升后降”的驼峰形状来源就是它。4.3 用共模IL曲线判断SRF是否合格实际选型时SRF的位置非常关键。如果开关电源的共模噪声超标频段正好落在共模电感的SRF附近那这颗电感可能会失效甚至因为谐振而产生负插入损耗相当于把噪声放大了。用LTspice的共模仿真你能清楚看到IL最大值对应的频率点直接判断器件是否适合目标应用。举个例子如果噪声超标频段是30MHz而这颗电感的SRF在8MHz那30MHz处的IL已经衰减了不少可能会有足够的余量但如果SRF正好在30MHz附近那就要警惕了IL曲线在这里达到峰值后迅速掉头向下噪声抑制能力会大幅缩水。4.4 多绕组共模电感的延展建模思路WE 744821201是两绕组的共模电感是最常见的结构。但实际设计中也会遇到三绕组、四绕组的共模电感比如三相电源的EMI滤波。LTspice建模思路完全一样每两个绕组之间加一个K语句不能漏。这里有个特别要注意的地方LTspice规定一个电感只能出现在一个K语句中不能同时被两个K语句引用。所以对于多绕组变压器或共模电感耦合系数矩阵的表示方式需要仔细设计三绕组时可以用三条K语句分别描述三对耦合关系但前提是每个绕组只出现一次。如果你只是做两绕组的共模电感仿真不涉及这个问题写一个K语句就够了。5. 常见问题与排查技巧实录5.1 报错unknown schematic syntax多半是K语句惹的祸这一条是我在线下交流时反复强调的。LTspice的K语句语法看起来简单但新人特别容易在电感名上出错。K1 L1 L2 0.99这个语句里L1、L2必须是原理图中电感的元件引用编号如果电感被重命名为CM1、CM2但K语句里还写着L1 L2就会报unknown schematic syntax。解决办法是打开原理图双击K语句元件确认引用的电感名和原理图实际名称完全一致。另一种容易踩的情况是在K语句里用了中文标点或多余逗号LTspice对空格和标点非常敏感。5.2 AC分析结果全为0先查电压源设置如果你跑完AC分析发现图中所有节点都是0V或者一条水平直线先不要怀疑电路连错了。绝大多数情况是电压源没有设置AC幅度。LTspice的AC分析中电压源可以同时包含直流、瞬态正弦和AC分析三种激励AC分析只看AC幅度。如果AC幅度为默认值0那仿真结果自然全为0。在电压源属性里找到AC Amplitude填写1如果嫌麻烦直接在源值后追加 AC 1。这也是为什么我在前面反复强调这一点因为这是新手翻车率最高的地方。5.3 设置K1导致仿真报矩阵奇异物理上两个绕组可以无限接近完美耦合但在SPICE里K1会让互感矩阵变成奇异矩阵LTspice会报singular matrix。解决方法是把K设置为0.99或者0.999别用1。同时在电感上设置Rser0.25欧姆这个串联电阻对收敛性帮助很大也更接近实际器件的DCR。如果你做的是理想模型测试不想引入DCR可以在电感属性里把Rser设成一个非常小的值比如1e-6不要完全为0。LTspice默认会给电感加1mΩ的串联电阻其实不容易炸但精确仿真时最好主动设置。5.4 参考支路和DUT支路共用一个源结果偏低或偏高有些朋友画测试图时偷懒让参考支路和DUT支路共用一段导线连接电压源这时源的内阻会同时影响两条支路导致参考电压不是标准的0.5V。虽然理论上线性系统可以叠加但实际波形窗口里算出来的比值可能会有偏差。稳妥的做法是两个支路各自串联50Ω电阻并且从电压源的正节点分开各自独立走线最后在公共地节点汇合。这样参考支路的Vref严格等于0.5V测试支路的Vout也是独立值。在LTspice里节点命名别搞混参考节点和输出节点分别命名避免网络合并。5.5 曲线出现尖峰别急着怀疑模型仿真曲线在高频出现尖峰或负向跌落很多时候是分布电容和电感形成的LC谐振。此时先检查一下扫频点数如果dec值太小比如只有20峰值可能被“跳过去”看起来像锯齿。把dec提升到200或500曲线会平滑很多。如果即使提高点数谐振尖峰依然明显那说明模型里有些寄生参数太理想化了。可以在实际电路中加入阻尼电阻比如在绕组间并联一个几百kΩ的电阻模拟磁芯损耗尖峰会圆滑一些。这个阻尼电阻对低频IL几乎没有影响主要作用是把高频谐振“磨平”。5.6 仿真模型验证的自检清单每搭好一套仿真电路我都会做三段自检。第一步把DUT支路的两个电感删除直接用导线短接跑出来的IL必须全频段为0dB否则测试电路就有问题。第二步把共模电感两个绕组断开让它们各自独立不挂K语句跑出来的差模IL应该只体现两个独立电感串联在回路中的效果。第三步用官方模型和自己建的等效模型跑同一条曲线对比低频段重合高频段趋势一致说明参数校准到位了。这三步走完基本可以放心把仿真结论用于后续设计决策。6. 仿真曲线与数据手册曲线的差异处理6.1 为什么手册曲线看起来更平滑对比LTspice仿真的曲线和规格书里的曲线你会发现手册曲线通常更平滑、过渡更自然那是因为原厂测量时用的是真实的器件磁芯的非线性、绕组的趋肤效应、临近效应都会自动体现在曲线中。仿真模型把这些效应简化成固定的Rser和Cww当然无法做到完全一致。如果只是做定性和半定量的工程判断这种差异完全可以接受。但如果要做精确的EMI预算、需要知道某一个频点上的IL到底有多少余量最好还是用原厂提供的SPICE模型或者用网络分析仪实测。6.2 用K值、Cww和Rser拟合手册曲线想让自建模型更贴近手册就进入参数拟合环节。先调K值让差模IL转折频率和手册重合再调Cww让共模IL峰值频率和手册重合最后调整Rser让低频段差模IL的数值和解剖位置匹配。每一步只看一个目标参数不要同时调三个否则你会陷入调整漩涡。拟合完成后跑一遍共模IL和差模IL把两条曲线截图保存作为这颗器件在当前设计中的“基线”。更换供应商或者替换型号时用同样方法做对比效率极高。7. 从仿真到实际LTspice插损仿真如何落地EMI设计7.1 在电源设计流程中的应用位置我给客户的EMI预评估流程通常是这样的原理图阶段先根据开关频率、功率等级选定共模电感和X/Y电容的初步型号然后用LTspice把这颗共模电感的IL曲线拉出来结合预期的差模、共模噪声频谱估算能否压到标准限值以下。通过仿真筛选出2~3个备选方案再打样实测。这么做的好处是很多在测试实验室才会暴露的问题在仿真阶段就被提前拦下来了。比如某个型号的共模电感在噪声超标频段正好处于SRF之后的容性区仿真曲线明明白白显示IL已经掉下来我就可以直接淘汰这颗料省去一轮打样周期。7.2 和实际测试的衔接技巧仿真和实测总有差距但差距的方向是有规律的。实际PCB上共模电感周围还有走线寄生电感、焊盘电容这些都会让实测的插损曲线高频段比仿真的更早跌落。所以在做EMI预算时建议给高频段留下3~6dB的余量不要卡着标准线选型。另外共模电感在实际电路中的接地方式、Y电容的摆放位置都会影响最终滤波效果。LTspice的测的是器件本征的插入损耗不包含这些系统级因素这点一定要看清。在系统级仿真里需要把PCB走线模型和Y电容模型也加进去才能得到更真实的结果。7.3 后续可以扩展的仿真方向一旦掌握了共模电感的插损仿真你可以很快扩展到整个EMI滤波器。在一张LTspice原理图里放上共模电感、差模电感、X电容、Y电容构成完整的EMI滤波器网络然后跑出整个网络的插入损耗曲线做参数扫描优化。这个过程我用下来非常顺手比单纯翻手册做估算靠谱得多。如果还想再深入可以给整机电路建一个噪声源模型比如反激变换器里的开关管用行为源模拟高频开关噪声然后观察滤波器后端的噪声频谱。这就是从器件级仿真跨越到系统级EMC仿真的第一步了但基础还是先把本文这套单器件插损仿真搞扎实。写在最后的一点心得用LTspice做共模电感插损仿真其实并不需要多高深的理论基础核心就是把物理模型对应到SPICE元件再把测试拓扑搭对。我自己从上手到能熟练复现手册曲线大概花了一个晚上真正卡住我的不是软件操作而是对耦合系数K和分布电容Cww的理解。一旦想通这两个参数在差模和共模曲线上分别起什么作用后面就顺畅多了。如果你刚起步建议先拿WE 744821201照着我给的参数原样搭一遍把差模和共模曲线都跑出来再改K值、改Cww观察曲线变化。这个过程做完你不仅学会了LTspice怎么用对共模电感的物理特性也会有一个非常直观的感觉。之后再遇到EMI整改就能做到心里有数、下手有据。