1. 装之前先把版本、渠道和安装目录想清楚Altium Designer 这个软件有个特点装错一次版本后面几个月的工作习惯都得跟着改。我见过太多人在公司电脑上装了某个版本回家自己电脑又装了另一个版本结果工程来回拷打开就报错。所以这篇笔记的第一条经验不是快捷键也不是布线技巧而是装之前先想清楚。1.1 版本号背后是操作逻辑的分水岭AD 的版本演进里有两个明显的分界线。一个是 AD18这版开始把菜单体系换成了 Ribbon 功能区也就是顶部那排选项卡。习惯了老版本 DXP 菜单的人第一次用 AD18 会特别不适应Preferences 的位置、快捷键的归属都变了。另一个是 AD20引入了常驻的 Properties 面板把原来散落在各个 Inspector 对话框里的属性集中到了一起元件、走线、过孔、铺铜都在这一个面板里改参数效率提升很明显。这里有个必须知道的兼容性事实新版本能打开旧版本的.SchDoc和.PcbDoc反过来不行。AD24 打开的工程存成旧格式可能有功能丢失而不做另存为旧版本直接给用 AD17 的同事他大概率打不开。所以团队协作时版本要统一至少原理图和 PCB 这两块的编辑版本要对齐。我自己的做法是个人学习用新版本AD20 以上直接用 Properties 面板公司项目跟着项目组的历史版本走。不要在一个已经开工的项目中途升级版本除非有明确的理由。1.2 安装包来源和安装路径的取舍安装包只从官方渠道或者你所在单位的授权渠道拿。来源不明的安装包有两个风险一是可能被改过装完多出一堆莫名其妙的进程二是版本被裁剪过库文件和模板不全后面画图时才发现缺东西。安装路径这条也很关键。默认路径一般是C:\Program Files\Altium\AD版本公共资源目录则在C:\Users\Public\Documents\Altium\AD版本。这个公共目录里放着 Examples、Library、Templates 这些东西多版本共存时靠版本号区分。我的建议程序装在系统盘没问题但路径里绝对不要有中文和空格某些编译器调用会因为路径解析失败公共资源目录如果 C 盘紧张可以在首选项里改到别的盘但要在装完后立刻改别等到装了一堆库再挪多版本共存时工程目录也要分开不要用同一个输出目录。安装时的组件选择界面别闭着眼睛全勾。原理图、PCB、CAMtastic、Draftsman、仿真Mixed Simulation、Harness 这些用不到的先不装。尤其是仿真模块体积不小而且不装不影响正常画板。等到真要用了再补装补装比卸载省事。1.3 首选项里必须马上改的几项装完第一次启动别急着新建工程先花十分钟把首选项过一遍。下表是我每次装完必动的项位置按 AD20 及以后的菜单位置写老版本在 DXP 菜单下。设置项位置建议值为什么自动保存Preferences → Data Management → Backup间隔 10~15 分钟保留 10 份以上断电、死机时不至于回到解放前撤销步数Preferences → Schematic/PCB → General100 以上默认步数在大改动后根本不够回退光标类型Preferences → PCB Editor → GeneralLarge 90 或 Small 90大十字光标对齐器件时看得准单位切换编辑器内按 Q按习惯固定混用 mm 和 mil 是尺寸出错的高发点默认图框Preferences → Schematic → General → Template指向自己的 .SchDot避免每次新建图纸都手动改图幅本地历史Preferences → Data Management → Local History保持开启这是唯一能回滚到昨天的功能提示自动保存和本地历史是两个不同的机制。自动保存是往临时目录写恢复文件本地历史是在工程目录下的 History 文件夹里存压缩版本。两个都别关。1.4 先把三种缓存分清楚再谈清理Altium Designer 如何清理缓存是个搜索量很高的词但很多人连自己清的是哪种缓存都没搞明白一通猛删结果历史版本没了、库路径乱了。这三类东西要区分开第一类本地历史Local History。位置在工程目录下的History文件夹里面是.SchDoc.Zip、.PcbDoc.Zip这类压缩包按时间戳命名。这是你的版本回滚保险删了就没有回到两小时前这个选项了。第二类程序级缓存。位置在%LOCALAPPDATA%\Altium\Altium Designer 版本\下面有 Cache、ImageCache 之类的子目录。这里面存的是界面图像、缩略图、部分资源索引删掉之后下次启动会自动重建属于删了没损失的那一类。第三类输出与临时文件。工程目录下的Project Outputs文件夹以及系统临时目录%TEMP%下的 Altium 相关文件。这些是编译、Gerber 生成过程产生的中间物可以清理。清理的正确顺序是先关掉 AD再备份整个工程目录然后删第二类和第三类最后才考虑History里过老的记录。具体步骤我放在第 7 节里展开。2. 元器件库AD 顺不顺手八成看这一步画板这件事最耗时间的从来不是布线是找器件和建库。一个工程如果库没整理好后面每加一个器件都要花五分钟找封装还得反复确认管脚号对不对。这一节把我踩过的库相关的坑集中说一下。2.1 自带库的正确用法是复制出来不是直接改AD 安装后会带两个常用集成库Miscellaneous Devices.IntLib和Miscellaneous Connectors.IntLib里面是电阻、电容、二极管、三极管、常见接插件。新手常犯的错是直接在自带库里改封装或者改符号——这是大坑。原因有两个一是自带库一般在安装目录或公共资源目录下可能只读二是升级或者修复安装时会被覆盖你改的东西全没了。而且多个工程共用同一个库改了一处可能影响别的工程。正确做法是新建一个自己的库工程包含一个.SchLib和一个.PcbLib把需要的器件从自带库里复制过来用自己的命名规范重新整理。复制的方法是在 Components 面板里找到器件右键选择复制到当前库或者在原理图里选中器件后用生成集成库的方式导出。2.2 符号、封装、管脚号这是一条命脉库出问题九成出在这三个东西没对齐原理图符号的Pin Number、PCB 封装的Pad Number、以及器件的实际物理引脚。我举个具体的例子。一颗三极管如果是 SOT-23 封装三个脚一般是 1、2、3如果是 TO-220 封装引脚编号是 1、2、3但金属背板Tab通常和中间的 2 脚同电位。你在 PCB 库里画的这个封装如果 Pad 编号只写了 1、2、3没考虑背板那贴板时散热片的电气连接就丢了如果你把背板焊盘编号也写成 2那它就和引脚 2 自动连在一起这是对的但前提是原理图符号的 2 脚定义也要一致。再比如有些器件的原理图符号把电源脚和地脚做成隐藏引脚Hidden Pin在 PCB 库里的对应焊盘就必须存在且编号正确否则编译时会出现找不到对应焊盘的报错。隐藏引脚这个功能方便是方便但它是库错误的隐藏来源我的习惯是——除非万不得已不用隐藏引脚。Symbol 的管脚类型也要设对Input、Output、Bidirectional、Power、Passive、Open Collector 等。这直接影响 ERC 的检查结果。比如两个 Output 直接对接ERC 会报冲突这是它在提醒你可能短路了如果都设成 Passive检查就形同虚设。2.3 集成库和数据库库该怎么选AD 里常见三种库形态.SchLib.PcbLib源库符号和封装分开存.IntLib集成库是把源库编译打包后的产物一个文件包含符号和封装方便分发.DbLib/ SVN 数据库库符号和封装存在数据库里通过连接字符串访问适合器件数量上千的公司。个人或者小团队我推荐源库分离 工程内编译成集成库的路子。好处是源文件可控、可版本管理分发给别人时给.IntLib。器件量超过几百个以后再考虑数据库库那个东西前期配置成本不低小团队用不上。有一个细节要注意集成库不是自动同步的。你改了.SchLib里的符号必须重新编译集成库用它的工程才会更新。很多人改了库发现原理图没变就是忘了这一步。2.4 功率三极管、MOS 的封装处理细节Altium Designer 功率三极管是个高频搜索词说明这块坑多。功率器件的封装不只是画个焊盘那么简单涉及电气、散热、安规三件事。常见的功率封装和它们的要点封装引脚间距关键注意点TO-2202.54 mm 行距金属背板与中间脚同电位散热片可能带电TO-2475.45 mm 行距大功率场合爬电距离要留足TO-263 (D2PAK)贴片有大面积散热焊盘需打散热过孔TO-252 (DPAK)贴片中等功率散热焊盘同样要处理TO-3P5.45 mm 行距老式大功率孔位固定第一件事背板电位。N 沟道 MOS 的 TO-220 封装金属背板Tab通常和漏极Drain相连。这意味着如果你在背板下方的铜皮直接铺 GND漏极就对地短路了。所以功率管的散热铜皮要单独处理要么做成独立的网络要么在使用绝缘垫片云母片/矽胶垫的情况下才接地并且垫片本身有热阻散热效果会打折。这一点在画封装的时候就该想清楚决定散热焊盘是做成一个独立网络还是引出到指定位置。第二件事热焊盘的连接方式。贴片功率器件TO-263、TO-252的大焊盘铺铜时不要用默认的十字热焊盘Thermal Relief。十字连接的热阻大大电流下温升明显。正确做法是在 Polygon Pour 的连接方式里把这个焊盘改成 Solid直接连接然后在焊盘区域打一组成阵列的过孔比如 3×3 或者更多把热量导到背面铜皮。过孔尺寸建议 0.3 mm 钻孔、0.6 mm 焊盘兼顾散热和电流并且做塞孔处理避免焊料流失。第三件事爬电距离和电气间隙。如果做的是市电整流后的高压侧比如 300V 以上的母线TO-220 的漏极和源极之间、以及相邻器件的焊盘之间距离要留够。封装层面可以在焊盘之间挖槽或者把焊盘间距加大规则层面在 Clearance 里给高压网络单独建一条规则间距设得比普通网络大。第四件事3D 模型和基准点。功率器件有高度机壳内的空间要提前确认所以给封装挂一个 3D 模型STEP很有必要。基准点方面直插封装一般以 1 脚为原点贴片封装建议以器件中心为原点这样在 PCB 上旋转对齐时更直观。3. 原理图从画完到能过编译原理图画完不等于画对。我见过不少板子原理图看着挺整齐编译一次冒出上百条警告然后被打包发给板厂了。这一节说的是从落笔到编译通过之间的那段工作。3.1 图幅和模板开工前定好默认的 A4 图框看着能用但工程一大就不够。我的习惯是给每个项目单独做一个.SchDot模板文件里面定好图幅大工程用 A3 或者自定义、标题栏字段项目名、版本、日期、设计者、页码、以及公司要求的注释区域。模板的应用方式有两种一是在 Preferences → Schematic → General 里设默认模板新建图纸自动套用二是通过 Design → Templates 单独指定。前者适合个人习惯固化后者适合项目组统一规范。图纸编号和参数也有讲究。用Document Number、Revision这类系统参数配合右下角标题栏的文本域可以让每张图的版本信息自动更新不用手改。这个在评审时特别有用评审人一眼就知道自己看的是哪一版。3.2 网标、端口、离图连接符用错了会出大问题这几样东西都能连接网络但作用范围不同混用会带来隐患。Net Label网络标签只在同一张原理图内有效。名字相同的网络自动连在一起。Port端口跨图纸连接靠名字匹配。用在同一工程的多张顶层图纸之间。Sheet Entry图纸入口层次化设计时子图与父图之间的接口。Off-Sheet Connector离图连接符连接到工程外的其他图纸。最常见的错误是在同一张图里既用了 Net Label 又用了 Port名字一样但以为它们是一回事。实际上 Port 的连接范围更大当工程里有多个同名 Port 时会全部连在一起可能造成你意想不到的短路。命名规范也要统一。差分对建议用_P/_N后缀或者/-后缀然后在 Project Options 的 Differential Pairs 里配置命名规则这样 AD 才能自动识别成差分对。电源网络统一用VCC_3V3、VCC_5V这种带电压值的写法比VCC1、VCC2清晰得多。3.3 编译和 ERC把每条警告都当成待办画完之后按 Project → Compile PCB Project然后看 Messages 面板。这里的每一条都要有处理结论要么改要么明确知道为什么可以忽略。常见的警告类型和应对方式警告类型含义处理方式Unconnected Pin引脚悬空接上或者放 No ERC 标记说明Duplicate Net Names同名网络被不同 Port 驱动检查是否真的应该连一起Floating Net Label网络标签没贴到导线上重新贴注意吸附Single Pin Net单端网络通常是真的忘了接线Net has no driving source输入脚没有驱动检查是否漏了上拉或者源器件Project Options 里的 Error Reporting 和 Connection Matrix 是 ERC 的力度调节旋钮。默认设置偏宽松某些该报的没报。我一般会把 Connection Matrix 里未连接相关的格子调成 Warning 或者 Error逼自己把每个悬空脚都处理掉。对于确实需要悬空的引脚比如预留的测试点、或者多路运放里没用的那一路用 Place → Directives → No ERC 加个标记编译时就不会再报。这个标记本身就是文档说明我知道这里空着。3.4 Update PCB同步失败的四种常见原因原理图编译通过之后Design → Update PCB Document 把变更推到 PCB。这个过程走的是 ECOEngineering Change Order对话框先 Validate Changes全绿了再 Execute Changes。同步失败的四种典型情况找不到封装。提示 Footprint not found。原因是器件属性里的封装名和库里的名字不一致或者封装库没加到工程里。解决方法是检查封装名字符是否完全匹配大小写和空格都算并确认库在工程中的可用列表里。Designator 重复。两个器件用了同一个位号。编译时可能只是警告但同步到 PCB 时会出问题。用 Tools → Annotation → Annotate Schematics Quietly 重新编号或者手动改。Room 被删了又生成。AD 默认每个原理图生成一个 Room。如果你之前手动删了 Room重新同步会再生成一次器件位置会被重置。可以在 Project Options → Class Generation 里关掉 Room 的自动生成或者在 PCB 里保留 Room 但设成不显示。库路径失效。这个最隐蔽后面第 7 节单独讲。4. 关于AI 生成原理图和 PCB现在到底能替你做哪几步Altium Designer AI 生成原理图和 PCB这类词最近热度很高容易被理解成输入一句话就出一块板。实际用下来我的判断是它是在几个具体环节帮你省时间但离全自动还有相当距离。把这件事拆开看会更理性。4.1 拆成四件事分别看能到什么程度第一件器件识别与选型。你输入一个型号工具去匹配现有的符号库和封装库或者从制造商数据里检索参数。这件事已经比较成熟本质是数据库检索加匹配能省掉大量翻手册的时间。第二件从数据手册生成符号。把数据手册里的引脚表引脚号、名称、类型整理成结构化文本工具生成.SchLib里的符号初稿包括引脚位置、排列、分组。这件事能做出可用的初稿但需要人工调整引脚布局和命名。第三件辅助布线。比如引导式布线ActiveRoute你框选一组网络工具按规则自动把线走完走线质量比传统自动布线器好很多因为它会参考当前层的空间和规则约束。这算是半自动人还是要定规则、框范围、检查结果。第四件设计评审与 DRC 智能筛查。云端平台上的评审功能可以自动检查规则违规、识别常见设计隐患比如电容离芯片太远、去耦不足生成报告。这类功能更偏检查而不是生成。所以现在的正确心态是把它当效率工具不当替代方案。它帮你把重复劳动砍掉一半判断和决策还得自己做。4.2 用 AI 辅助的正确姿势从引脚表到符号我实际用得顺的一个流程是这样的打开器件数据手册找到 Pin Configuration 和 Pin Description 两节把引脚号、引脚名、类型、功能说明整理成一张表Excel 或者纯文本都行让工具按这张表生成符号初稿引脚按功能分组排列人工复核这几项引脚类型Power、Input、Output、Passive、隐藏引脚的处理、电源和地的符号方向、多单元器件Multi-Part的拆分。把符号和封装关联填好 Manufacturer Part Number 参数这样 BOM 导出时才有厂家信息。第 4 步不能省。自动生成的引脚类型经常是 Passive用它跑 ERC 等于没跑必须逐个改成正确的类型。4.3 生成物必须人工复核的清单检查项常见问题后果引脚编号与封装焊盘不对应实物焊接错位引脚类型全部是 PassiveERC 失效电源/地引脚被设成隐藏编译报找不到焊盘封装尺寸焊盘尺寸偏小贴片不良或虚焊器件极性二极管、电解电容方向反上电烧器件基准点不在 1 脚或中心布局时旋转错位3D 模型朝向和实际不符装配干涉一句话总结AI 生成的是素材你交付的是设计中间那道人工判断的工序省不掉。5. PCB 布局布线一条从板框到 Gerber 的完整链路这一节是整篇笔记最长的部分因为 PCB 阶段出问题的代价最大——板子打出来才发现错了那就是真金白银加两周工期。这里按实际工作顺序讲每一步都说说为什么这么做。5.1 层叠和规则要先立顺序反了就返工很多人拿到 PCB 先摆器件摆完再想层叠。这是典型反了。层叠决定了参考平面和阻抗阻抗决定了布线宽度和间距这些都是规则的基础。层叠设计。Design → Layer Stack Manager。四层板的典型配置是 Top / GND / PWR / Bottom中间两层分别是地和电源。介质厚度和铜厚要跟板厂确认因为它直接影响特征阻抗。做 50 欧姆单端或者 90/100 欧姆差分时你得按板厂给的叠层参数算线宽不能自己拍脑袋。AD 里有阻抗计算器填好介电常数、介质厚度、铜厚它会算出对应线宽。规则设计。Design → Rules。必建的有这几类Clearance不同网络之间的最小间距。默认值只是个起点要给高压网络单独建一条。Width线宽。至少分三档——信号线如 6 mil、电源线如 20 mil、大电流线按电流算1A 大约需要 20~30 mil具体看温升要求。Via过孔尺寸和类型。普通过孔 0.3/0.6盲埋孔要考虑成本。Plane内电层的连接方式包括热焊盘的线宽、气隙、连接角度。Differential Pairs Routing差分对的线宽、间距、最大长度差。Hole Size最小孔径跟板厂工艺能力对齐。规则建在前的意义在于布线过程中 AD 会实时检查线宽不对、间距不够会直接变绿DRC 违规色。建晚了就得靠事后 DRC 一条条改效率差好几倍。注意规则有优先级。同类规则里后加的或者指定了更具体对象的优先级更高。建规则时用 Query 精确限定作用对象比如InNet(VCC_24V)只对这一个网络生效。5.2 布局的几条实测经验布局的核心是先定约束再放器件。我的顺序是这样的第一步放机械定位件。安装孔、连接器、按键、指示灯、屏幕、天线位置。这些位置由机壳和结构决定改不了。先放它们后面的器件才有边界。安装孔要设成 Mechanical 类型不进 BOM并且设好禁止布线区Keepout。第二步放核心器件。MCU、电源芯片、功率器件、晶振、存储器。位置决定了走线的整体走向。晶振必须紧贴芯片的振荡引脚走线越短越好下面不要走其他信号最好在晶振周围包一圈地。第三步放去耦电容。每个电源引脚旁边放一个 0.1 µF大容量储能电容放在电源入口或者负载集中区。去耦电容的回路面积要小所以电容的地脚过孔越靠近焊盘越好。第四步放剩余的小器件。电阻、上拉下拉、指示灯限流电阻。三条经验功率环路面积越小越好。开关电源的输入电容、开关管、电感、输出电容组成的环路围出来的面积直接决定 EMI 水平。布局时让这个环路尽量紧凑输入电容紧贴开关管。模拟和数字要分区。不是简单画条线隔开而是让各自的回流路径不重叠。地的分割要在单点连接。丝印不压焊盘。丝印压住焊盘会影响焊接和目检。AD 里有丝印到阻焊的规则Silk To Solder MaskDRC 时打开它。5.3 布线和差分、等长的处理布线不是把线连上就完事。连上是最低要求连对才是目标。单端信号。关键是回流路径。信号从 A 走到 B回流走的是最近的参考平面。如果参考平面被割裂回流就得绕远路形成大环路辐射和串扰都会上升。所以换层时信号过孔旁边要放一个地过孔给回流提供通道。差分对。先设好差分对规则然后用 Interactive Differential Pair Routing。要点是两条线等长、等间距、紧耦合、换层时两条线一起换并且各自旁边有地过孔。差分对内部的不对称会转换成共模噪声所以长度差要控制在规则允许范围内。等长组。DDR 这类并行总线需要等长。用 Interactive Length Tuning 里的蛇形绕线。设置目标长度和公差AD 会显示当前长度和差值。蛇形线的间距要足够一般 3 倍线宽以上不然相邻线段之间会耦合。过孔数量的控制。每个过孔都会带来阻抗不连续和寄生参数。高速信号尽量少换层非要换层就选在信号质量影响最小的位置。5.4 铺铜、过孔和丝印铺铜Polygon Pour在电源和地网络上特别有用能降低阻抗、改善散热、屏蔽干扰。几个关键设置Net选 GND 或者对应的电源网络Pour Over选择 All Same Net Objects这样同网络的焊盘和过孔会被包进去Remove Islands去掉孤立的铜皮碎片否则会形成浮空铜影响信号还可能被误认为天线连接方式普通焊盘用十字连接大电流焊盘和散热焊盘用直接连接。铺铜是最后一步改完布线要重新铺一次Tools → Polygon Pours → Repour All。忘了重铺是常见的低级错误导致铺铜和实际走线不一致。丝印方面位号要可读方向统一要么全水平要么全垂直不要压焊盘、不要压过孔。位号太密的时候可以缩小字号但不要小到看不清。5.5 DRC 和输出最后一道关DRCDesign Rule Check。Tools → Design Rule Check。跑完看报告重点关注这几类Clearance Violation间距违规Short-Circuit短路Un-Routed Net未布线的网络Width Violation线宽不符Silk To Solder Mask丝印压焊盘Hole Size Violation孔径超工艺。DRC 报告里的每一条都要看不能因为只有几条就放过。Gerber 输出。File → Fabrication Outputs → Gerber Files。要设的东西包括单位英寸或毫米跟板厂确认、格式建议 2:5也就是整数 2 位小数 5 位、层映射把每个机械层对应到板厂要求的名称。输出后用查看工具打开确认一遍重点看钻孔和外形。NC Drill。钻孔文件单独输出同样确认单位和格式。装配输出。File → Assembly Outputs → Generates Pick and Place Files给贴片厂用。BOM。Reports → Bill of Materials。导出前确认 Manufacture Part Number、Description、Quantity 三个字段都有值否则采购拿着 BOM 会来问你。6. 界面上那些面板和图标什么时候用哪个Altium Designer 各个功能区标识这个词的搜索量不低说明很多人对界面结构是模糊的。其实 AD 的界面可以理解成三层顶部的功能区Ribbon、左侧或右侧的面板Panel、底部的状态栏和消息区。6.1 该常驻的面板面板太多会挤占绘图区我的建议是只常驻这几个需要的时候再调出来Projects工程文件树管理图纸和库的归属关系PropertiesAD20改选中对象的属性用得非常频繁Components库浏览器找器件、放器件PCB / PCB RulesPCB 编辑器里查看和编辑规则Messages编译和 DRC 的结果Navigator网络、器件、差分对的导航排查连接关系时很好用。调出面板的入口在右下角的 Panels 按钮或者 View → Panels 菜单。面板可以停靠、浮动、自动隐藏建议按工作阶段存两套布局一套画原理图用一套画 PCB 用。6.2 键盘快捷键值得记的那几个快捷键这东西记十个常用的比背一百个划算。快捷键作用Q切换单位mm / milG打开栅格设置Shift S单层显示模式PCBCtrl Shift 滚轮切换当前层L打开 View Configuration管理层显示2 / 32D / 3D 视图切换Ctrl Click高亮同一网络Space放置时旋转X / Y放置时水平 / 垂直镜像Tab放置过程中打开属性对话框M移动相关的子菜单P放置相关的子菜单D设计相关的子菜单规则、板框等AD18 以后的功能区是上下文相关的你在原理图编辑器里顶部显示的是原理图相关的选项卡切到 PCB选项卡跟着变。所以找不到某个命令的时候先确认自己在哪个编辑器里。6.3 布局和快捷键的自定义Preferences → Customize 里可以改快捷键、做自定义菜单。我把几个高频操作的快捷键调整成了左手可及的位置比如层切换和铺铜重铺。工作区布局也能存调整好面板位置后用 View → Desktop Layouts → Save Layout 存一套之后可以在不同布局之间切换。换电脑的时候把首选项导出成文件Preferences 对话框里有 Save 按钮在新机器上导入省去重新配置的时间。7. 踩坑记录几个反复遇到的故障和排查链路这一节记录的是我实际遇到过、并且反复出现的几个问题。写的重点不是结论是排查过程因为过程比结论更有复用价值。7.1 打开工程卡死或者编译无响应遇到这种情况先别急着重装。按这个顺序排查第一步判断是工程的问题还是软件的问题。新建一个空白工程试试。空白工程正常说明是特定工程的问题空白工程也卡说明是软件环境的问题。这一步能省掉大量无意义的折腾。第二步如果是特定工程。逐个单独打开.SchDoc和.PcbDoc找出是哪一个文件的问题。有时候是某个文件的缓存损坏用另一个文件覆盖或者从本地历史恢复就能解决。第三步如果是软件环境。检查杀毒软件的实时扫描AD 在工作时会频繁读写临时文件被实时扫描拦截会明显变慢。把 AD 的安装目录、工程目录、临时目录加进白名单。第四步还是不行。用安装程序做一次修复安装Repair不用卸载。修复会补回缺失的运行库和组件。7.2 器件全变红、提示找不到封装这是库路径问题非常常见。原理图里的器件显示成红色方块或者编译时提示 Footprint not found基本就是这个原因。排查链路打开 Panels → Components右键 → File-based Libraries Preferences看库列表里有没有带感叹号的项有感叹号说明路径失效库被移动或者删除了找到库的新位置重新添加如果库里确实没有这个封装检查器件属性里的封装名有没有拼错——注意前后空格这是最阴的一类错误如果用的是集成库确认集成库已经重新编译过。根本的解决办法是把库放在工程目录下用相对路径引用。这样工程整体拷贝到别的电脑也能用。用绝对路径引用库换台机器就全红团队协作时这是个灾难。7.3 清理缓存的完整步骤和风险提示前面 1.4 节讲了三种缓存的区别这里给出具体操作。动手之前把整个工程目录复制一份到别的地方。关闭 Altium Designer确认任务管理器里没有残留进程备份工程目录特别确认.PrjPcb、.SchDoc、.PcbDoc这几个文件都在进入%LOCALAPPDATA%\Altium\Altium Designer 版本\删除Cache和ImageCache目录不同版本目录名略有差异看实际情况清理系统临时目录里的 Altium 相关文件按修改时间排序删掉比较老的工程目录下的Project Outputs可以清空下次生成会重建History目录里的老压缩包按时间保留最近一两周的更早的可以归档到别处而不是直接删重新启动 AD第一次打开工程会慢一点因为要重建索引。有一个判断很重要如果你只是觉得软件变慢了要清的是第 3、4、5 步的临时文件和缓存不要动History。很多人的清理缓存最后变成了删除历史版本出了事想回滚的时候发现没得回。7.4 版本迁移跨版本打开工程要注意什么从旧版本迁到新版本几个固定的坑界面和菜单位置变了。AD18 之后 Preferences 从左上角的 DXP 菜单挪到了右上角的齿轮图标找不到的人会以为功能被砍了。集成库要重新编译。跨大版本迁移时旧的.IntLib可能不被识别需要用源库重新编译一次。工程参数有可能被重置。比如栅格、单位、DRC 规则的默认值迁移后最好逐项核对一遍。不要就地覆盖迁移。用 File → Save As 存到新目录或者整个工程目录复制一份再升级。原工程保留着万一新版有问题还能回去。8. 把文件交给别人看Viewer 和输出格式怎么选设计做完要给人看。给板厂看、给采购看、给结构工程师看、给客户看需要的格式各不相同。Altium Designer Viewer这个词的搜索意图通常就是这件事。8.1 在线 Viewer 能看到什么看不到什么AD 有网页版的查看器把.SchDoc、.PcbDoc、Gerber 甚至 3D 文件拖进去就能看不用装软件。它的优势是接收方零安装成本发个链接就行支持 3D 查看结构工程师能直接量尺寸可以看原理图和 PCB 的对应关系。限制也要清楚只能看不能改搜索和过滤能力比桌面版弱很多文件上传到云端涉及保密要求的项目要慎重内部评审可以发给外部客户前确认保密协议覆盖了这种形式大工程加载慢网络不好的时候体验一般。我的习惯是内部快速评审用在线查看器正式交付给对方用 PDF 加 Gerber 的组合。8.2 不给源文件的时候给什么源文件.SchDoc、.PcbDoc一般不外发除非是合作设计方。其他的交付格式按接收方来分接收方交付格式生成方式板厂Gerber NC DrillFile → Fabrication Outputs贴片厂Pick and Place BOMFile → Assembly Outputs / Reports结构工程师STEP 3D 模型File → Export → STEP采购BOMExcel / CSVReports → Bill of Materials客户 / 评审智能 PDFFile → Smart PDF快速预览在线查看器链接云端平台上传Smart PDF 值得单独说。它生成的 PDF 里原理图的网络和器件是带跳转的点击元件能跳到对应位置PCB 的每一层也能单独输出。给不装 AD 的人看设计这个格式比截图强太多。生成时记得勾选导出网络信息和包含 3D 截图评审体验会好很多。8.3 交付前的自检清单板子发出去之前我自己固定过一遍这几条原理图编译无 ErrorWarning 都有明确处理理由DRC 无未处理违规特别是短路和未布线Gerber 用查看工具打开确认过外形和钻孔BOM 里每个器件的位号、型号、封装、数量都对得上版本号和日期更新到图纸标题栏工程目录做了完整备份本地历史保留着交付包里没有多余的中间文件和个人信息。这份清单看起来啰嗦但每一条都对应过真实的翻车。DRC 漏一条板子回来就得飞线Gerber 没确认外形板厂按错尺寸开料BOM 型号写错采购买错料还得等下一批。最后分享一个用久了的习惯给每个工程建一个_doc子目录专门放数据手册、板厂叠层确认单、评审记录、变更说明。三个月后回头改板这些东西比你的记忆靠谱得多。