提到计算机体系结构很多人第一反应是背名词Cache、流水线、Tomasulo、MESI……但真到期末拿到卷子才发现拉开差距的全是“算”出来的题而不是名词默写。山东大学的计算机体系结构课程通常会从指令集和性能量化讲起一路推进到流水线、存储层次和多核一致性问题表面上是概念多、模型多实际上是一条非常清晰的“成本、性能、功耗之间做权衡”的主线。这份清单不是简单罗列知识点而是帮你把整门课的骨架抽出来。我会把每个模块里最常考、最容易错、最能拉开分差的内容按主线串起来配上计算公式、答题套路和备考优先级适合正在上这门课的同学、准备期末的考研党以及想快速捋清体系结构核心框架的自学者。1. 主线怎么串ISA、微架构和量化权衡1.1 体系结构、组成与实现三层关系别混很多同学第一节课就懵了体系结构、计算机组成、计算机实现这三个概念到底差在哪我当时也绕了很久后来用一句话记住了——ISA指令集体系结构是软硬件之间的契约微架构是这份契约的硬件实现方式。计算机体系结构关注程序员能看到的机器属性包括指令集、寄存器、寻址方式、数据类型这些决定了软件能怎么用硬件。计算机组成关注微架构层面的设计比如ALU怎么组织、数据通路怎么连、流水线怎么划分。计算机实现更偏向物理实现关注逻辑门、电路布线、工艺参数。“指令集归体系结构管数据通路和控制器归组成管电路实现归物理设计管”这是山大课程里反复强调的分层思想。考试如果出简答题让你区分这三者一定要举具体例子比如“加法指令存在”是体系结构的事“加法器用超前进位还是行波进位”是组成的事“加法器用多少纳米的工艺实现”是实现的事。1.2 ISA设计看什么寄存器、寻址方式与指令格式ISA部分的考点相对固定不会太深但容易出选择、填空和名词解释。核心就三块寄存器组织MIPS/RISC-V里通用寄存器数量、用途约定为什么寄存器不能太少也不能太多。寻址方式立即数、寄存器、基址偏移、PC相对寻址、伪直接寻址。考试常给一条指令让你判断用的哪种寻址。指令格式R型、I型、S型、U型等字段划分和位宽要能看懂。山大的题通常会给指令编码让你反推操作码和寄存器编号。CISC和RISC的对比也是高频简答题。对比维度建议从指令长度、寻址方式数量、寄存器数量、是否支持访存指令、硬布线还是微程序控制这几个角度展开。记住一句话RISC把复杂度从硬件挪给了编译器CISC相反。1.3 这门课的底层思维方式量化比较体系结构区别于其他硬件课的关键是它不做“能不能实现”的判断而是做“值不值得实现”的权衡。比如加一个转发通路能减少多少停顿加一级Cache能把失效率降到多少这些都靠量化分析。所以复习时不要背概念要背公式、会算例。后面每一章我都会把最核心的计算公式单独拉出来这些才是考试真正的得分点。2. 性能与Amdahl所有计算题的“第一性原理”2.1 CPU性能公式的正确打开方式整个体系结构课程里最基础也最重要的公式就是CPU时间CPU时间 指令数IC × 平均CPI × 时钟周期长度其中时钟周期长度 1 / 时钟频率。做题时单位换算最容易踩坑GHz和秒的关系一定要算清楚。举个例子某程序有100万条指令平均CPI为2.0处理器频率2GHz则执行时间 1,000,000 × 2.0 / 2,000,000,000 0.001秒即1ms。这个公式看起来简单但很多题目会反过来考你给定时间反推CPI、给定CPI变化反推指令数变化。你要清楚IC、CPI、时钟频率三者是相互制约的。编译器优化可能减少指令数但引入了更复杂的指令、CPI反而升高流水线深度增加可能提高频率但分支预测失败惩罚也变大。我复习时喜欢把这类题的所有变量列成表先标出哪些变化、哪些不变再套公式基本不会错。2.2 Amdahl定律与多核下的变形Amdahl定律是用来衡量“优化某一部分后整个系统能快多少”的工具公式长这样系统加速比 1 / [ (1 - Fe) Fe / Se ]Fe可增强部分占原执行时间的比例Se该部分增强后的加速比考试最爱考的场景是某个功能模块占程序执行时间的40%把它优化10倍总加速比是多少代入公式1 / (0.6 0.4/10) 1 / 0.64 ≈ 1.5625。注意不是10倍也不是2.5倍因为不能被优化的60%始终拖后腿。还有一个变形就是多核并行场景程序有s比例的部分无法并行剩余1-s可以无限并行那么n核加速比 1 / (s (1-s)/n)。当n趋向无穷时加速比上限是1/s这就是Amdahl对多核性能的警示。2.3 功耗墙新时代的性能指标近几年山大试卷里逐渐开始出现功耗相关题目毕竟体系结构教材都在强调功耗墙。你需要掌握动态功耗公式动态功耗 P ≈ αCV²fα是翻转率C是电容V是电压f是频率。从公式能看出降电压对功耗的降低是平方级的但电压又不能无限降因为阈值电压限制。这就解释了为什么单核频率很难无限提升厂商转而去堆多核、做乱序执行和专用加速器。做题时经常会问“电压降一半、频率降为原来0.8功耗变为多少”直接按公式算就行别漏掉频率的线性影响。3. 数据表示与运算器补码、IEEE 754和加法器考点3.1 补码运算与溢出判断计算机组成课里就讲过补码但山大体系结构考试依然会牵涉到运算和溢出判断。核心考点有几个补码的表示范围n位补码范围为-2^(n-1)到(2^(n-1)-1)这个不对称特性经常考填空。加减法统一用加法器A-B就是A加B的补码。溢出判断两个正数相加结果为负或两个负数相加结果为正说明溢出更通用的方法是最高位进位和符号位进位相异则溢出。举个例子4位补码549已经超过范围直接计算010101001001结果是负数显然溢出。这种题属于送分题但很多人上来忘了补码范围直接算错。3.2 IEEE 754浮点数从规格化到舍入浮点数这章几乎每年都出计算题重点就是IEEE 754标准。单精度格式是1位符号位、8位阶码、23位尾数阶码偏置值是127双精度对应11位阶码、52位尾数、偏置值1023。规格化数的取值范围、非规格化数denormal作用、无穷大和NaN的编码规律这三块是填空和判断的常客。转换计算题有个固定套路把-6.75转成IEEE 754单精度格式。 第一步符号位为1。 第二步6.75 110.11B规格化为1.1011 × 2^2。 第三步阶码E 2 127 129 10000001B。 第四步尾数取规格化后小数点后的1011后面补零到23位。 最终结果1 10000001 10110000000000000000000。很多人丢分在忘记隐含的整数位“1”或者没有把阶码加上偏置。练习时建议至少手算10个正负数转换做到闭眼都能写出步骤。舍入模式也要了解默认的是就近舍入注意“正好在中间时舍入到偶数尾数”这条规则选择题喜欢考。3.3 运算部件进位链、Booth与除法器山大这门课对运算部件的考察程度取决于你之前有没有上过计算机组成。如果组成学得扎实这节可以快速过如果是跨考或学得稀碎需要补三个核心点超前进位加法器理解generateGA·B和propagatePA⊕B以及进位表达式C(i1)G(i)P(i)·C(i)。这是把串行进位延迟变成并行计算的关键。Booth乘法通过编码减少部分积的数量理解为什么能处理补码乘法不需要单独处理符号位。不恢复余数除法掌握流程和判断规则这个考得不多但一旦考到就是计算大题。复习建议是不要去背电路图会推导进位表达式、会做一行Booth编码表就够了。4. 存储层次Cache、页表和TLB的得分套路4.1 局部性原理与存储层次存储层次是体系结构里最“划算”的一章知识点结构清晰题型固定拿分效率极高。根基是局部性原理时间局部性访问过的数据短期内还会访问和空间局部性访问过的地址附近很可能被访问。存储层次由寄存器、Cache、主存、磁盘组成往上速度越快、成本越高、容量越小往下的数据是上层的后备。经典问题“为什么 Cache 不能做得又大又快”就是成本与性能权衡的体现。4.2 Cache三大映射方式与地址字段Cache计算题基本必考务必吃透下面这套参数C Cache总容量S 组数E 每组行数相联度B 块大小字节关系式C S × E × B。地址被划分成三个字段Tag标记、Index组索引、Block Offset块内偏移。块内偏移位数 log2(B)组索引位数 log2(S)Tag位数 地址总位数 - 块内偏移位数 - 组索引位数。给出一道山大规模常见题64KB Cache4路组相联块大小64B32位物理地址求Index位数和Tag位数。 块内偏移 log2(64) 6位。 Cache总行数 64KB / 64B 1024行。 组数S 1024 / 4 256组Index log2(256) 8位。 Tag 32 - 6 - 8 18位。这种题想拿满分的诀窍是画一张“地址分段”图把每段位数标在对应位置再列式计算阅卷老师看着也清晰。三种映射方式要会对比直接映射硬件简单但冲突率高全相联灵活、冲突率低但比较器太多组相联是折中方案。填表对比这几个维度基本是考试标配。4.3 替换算法与写策略怎么选替换算法考点主要是LRU、FIFO和随机。LRU要会模拟给一个访问序列按组内行数维护一个“最近使用顺序”缺页时替换最久未使用的行。模拟时不建议心算画一个小表格一行代表一个Cache行列写访问序列遇到缺失标个M有同学对MVP算法结构进行模拟。写策略四象限必须分清楚写直达 写不分配写直达 写分配写回 写分配写回 写不分配常见组合是“写回配写分配写直达配写不分配”。要理解为什么写回时如果写不分配数据不进Cache后续读又缺失写回的意义就不大了。平均访存时间公式也要背AMAT 命中时间 失效率 × 缺失代价给定命中时间、失效率、缺失代价就能算。有的题会考增加Cache容量后命中时间增加、失效率降低问总效果是变好还是变坏本质就是代入公式算量化结果。4.4 虚拟内存与TLB的完整翻译流程虚拟内存的核心是把虚拟地址翻译成物理地址。页表是存在主存里的映射表TLB是页表的Cache用于加速地址翻译。做题时一定要画出下面的流程用虚拟页号查询TLBTLB命中直接拿到物理页号拼接页内偏移TLB缺失去查内存中的页表页表命中更新TLB并返回物理地址页表也缺失触发缺页异常从磁盘换入页面常见错误是把TLB缺失和缺页搞混。TLB缺失只代表地址翻译缓存没命中页表可能还在内存里而缺页是页面压根不在物理内存中必须从磁盘调入代价高得多。多级页表的题目偶尔出现核心是理解每一级页表索引怎么分割地址。山大近年喜欢把TLB和Cache串在一道题里先算TLB的索引和Tag再算Cache的Index和Tag完整做一遍比单纯背结论有用得多。5. 流水线三类冒险、转发和分支预测怎么用5.1 从单周期到五级流水线流水线这章是课程最大的一座山理解难度高、计算题多、概念题也多。先要搞清单周期和流水线的本质区别单周期时钟长度由最慢指令决定所有指令都执行一个很长的时钟周期流水线把指令执行分成IF、ID、EX、MEM、WB五段每个时钟周期可以启动一条新指令时钟长度由最慢段决定理想情况下吞吐率提升为原来近5倍但单条指令的延迟并没有降低。考试常出的基本计算题给出五段每段延迟求单周期时钟周期和流水线时钟周期。流水线时钟周期 max(各段延迟) 流水线寄存器开销千万别漏掉寄存器延迟。5.2 三类冒险的判定与解决冒险是流水线的核心内容必须能用“指令序列五级流水线图”判断出会出现什么冒险、在哪个周期停顿。三类冒险定义结构冒险硬件资源冲突比如只有一个存储器IF和MEM同时访问。解决方法是分离指令Cache和数据Cache。数据冒险后面指令用到前面指令还没写回的结果最常见的是RAW相关。控制冒险分支指令改变了PC导致预取的指令作废。数据冒险的判定要能写出来例如lw t0, 0(t1) add t2, t0, t3add在ID阶段需要读t0而lw要到WB阶段才写回t0如果不处理add会读到旧值。处理方法优先级是先转发解决不了再停顿。转发旁路是最重要的机制。要能看出从EX/MEM寄存器或MEM/WB寄存器把结果直接送到EX段ALU的输入。但如果第一条是lw、第二条马上用它的结果转发也来不及因为数据要到MEM段才有结果这时必须插一个气泡stall。控制冒险的代价计算也很常考。例如五级流水线中分支在ID段确定那么每次分支即使预测成功也可能有1个周期损失如果默认不跳转且实际跳转。计算CPI的典型公式CPI 1 分支频率 × 分支惩罚周期如果分支占20%每次分支惩罚2个周期则CPI 1 0.2×2 1.4。5.3 分支预测与超标量基础分支预测的考点包括静态预测总是跳转/总是不跳转、一位动态预测和两位饱和计数器预测。两位饱和计数器状态机强跳转→弱跳转→弱不跳转→强不跳转要能画出来。BTB分支目标缓冲器的简单原理是缓存最近分支指令地址和目标地址取指阶段直接用目标地址替代顺序地址。超标量部分重点理解“每周期发射多条指令”的含义掌握IPC每周期执行指令数概念知道多发射分为静态调度和动态调度两大流派这是下一章Tomasulo算法的引子。6. 指令级并行与多核Tomasulo和MESI的提分区间6.1 Tomasulo算法与乱序执行指令级并行ILP依赖硬件动态调度Tomasulo算法是必须会分析的经典。考试通常以简答或大题形式出现让你分析某条指令在哪个周期发射、执行、写结果。Tomasulo的核心部件有保留站Reservation Station、寄存器结果状态表、公共数据总线CDB。关键机制是寄存器重命名——通过保留站保存指令的源操作数消除了WAR和WAW冒险。做题前先把概念理清Issue发射指令从指令队列进入保留站如果操作数就绪则标记为Vj否则记录来自哪个保留站Qj。Execute执行两个源操作数都就绪后开始计算。Write Result写结果结果通过CDB广播给所有等待该结果的保留站和寄存器。我复习时专门画过一个三行指令的跟踪表第一列是周期序号第二列是每条指令当前状态第三列是CDB上传送的值。这个表一画完整个算法的逻辑就清楚了。6.2 多核、缓存一致性与MESI多核必考缓存一致性因为每个核都有自己的Cache如果核A改了变量x核B还持有旧副本程序就错了。解决思路是让所有Cache对同一地址的访问达成一致。MESI协议要掌握四个状态ModifiedM数据被修改只在当前核缓存中与内存不一致需要写回。ExclusiveE数据只缓存在当前核与内存一致。SharedS数据可能在多个核中缓存均与内存一致。InvalidI缓存行无效。状态转换常见的考点是当前缓存行是Modified时发生本地写命中不需要向总线发消息直接修改如果状态是Shared本地写命中需要向其他核发送Invalidate使其他副本失效。监听协议适合总线互连简单但扩展性差目录协议引入目录记录每个块的共享状态更适合大规模多核。这个对比经常作为简答题。6.3 存储一致性模型与互连网络存储一致性模型是更高一层的约束。顺序一致性最严格但性能受限x86用的是TSO全存储定序通过写缓冲提升性能代价是读操作可能读到旧值。判断题如果出现“x86禁止写缓冲重排”就是错的。互连网络的拓扑几乎年年沾边总线、环形、交叉开关、2D Mesh。要会判断拓扑的度、直径、对分带宽。例如2D Mesh的直径随节点数开方增长而总线、交叉开关的直径分别是1和1但交叉开关成本是O(n²)。没有电路基础也不用慌用“城市路网”类比来记总线是一条单行路mesh是棋盘网格。7. 期末复习节奏与高频易错点7.1 高频考点分层表最后一个月如果时间不够先按下面的优先级推进优先级考点板块常见题型建议投入时间高Cache地址字段与命中率计算计算题2天高流水线冒险与转发/停顿大题/计算3天高Amdahl与CPU性能公式计算1天中IEEE 754转换计算/填空1天中MESI状态转换简答/选择1.5天中Tomasulo指令跟踪大题/简答2天低互连网络拓扑细节选择/填空0.5天低功耗公式选择/计算0.5天注意这个优先级只是通用经验具体以老师画的重点为准。如果老师上课反复强调某个方向那优先级一定要调。7.2 大题专门练的答题套路计算题想拿高分光会算不行要按阅卷老师喜欢的格式写。我建议每道大题都固定四步写已知条件把题目给的参数翻译成公式变量。画图或分字段Cache题画地址位分段流水线题画周期表格。代公式先写公式再代入数字避免跳步。写结论带单位必要时一句话说明结果的含义。比如Cache题第一步就写出B64、E4、C64KB再算S再算Index位数、Tag位数。每一步都有得分点只写最终答案一旦算错就全盘皆输。7.3 复习时间安排与资料建议正常节奏建议三轮复习。第一轮用5到7天把PPT和教材过一遍重点理解主线概念这轮不用刷太多题第二轮用5天左右集中刷题每一章先做教材例题再做课后题第三轮考前3天只看错题和公式卡把高频公式默写一遍。资料方面山大本科生可以重点看课上配套PPT和课后作业如果想加深理解胡伟武的《计算机体系结构教学与习题指导第2版》题目风格贴近国内考试Patterson Hennessy的《计算机体系结构量化研究方法》适合啃核心章节性能公式、Cache、流水线、多处理器。不建议一上来就刷国外大部头容易陷入细节。7.4 我踩过的坑和最后提醒每次说复习总会有人倒在同一个坑里沉迷看网课大脑觉得“我会了”一合上书本连Cache的Index位数都算不出来。体系结构这门课非常吃“手动计算”尤其是指令级并行和Cache模拟题目一定要拿起笔在纸上完整算一遍算错的地方才是你真正缺的知识点。另一个经验是考前至少完整模拟一套历年题。不要分章节做掐时间、拿白纸、按考场状态写答案。我当年就是模拟的时候发现流水线大题写得太慢最后考试时调整了答题顺序先写计算后写简答才没在小题上耗太长时间。这套清单覆盖了山东大学计算机体系结构课程绝大部分核心考点但“看了”和“会了”之间还差着一轮又一轮的练习。把重点公式抄在卡片上把错题标出来反复做这门课拿高分的难度其实比你想象中低得多。