ARM存储数据类型基础整数类型ARM核通用Byte字节8 位Halfword半字16 位Word字32 位Doubleword双字64 位浮点与向量类型看具体核浮点半精度 (16位)、单精度 (32位)、双精度 (64位)。向量 (NEON/SIMD)支持 8/16/32/64 位元素的向量。AM64x/AM243xCortex-R5F支持 8/16/32/64 位整数、单精度和双精度浮点。Cortex-A53支持全系列整数、浮点及 128 位 NEON 向量。Cortex-M4F仅支持 8/16/32 位整数和单精度浮点。ARM存储格式大端模式较高的有效字节存放在较低的存储器地址较低的有效字节存放在较高的存储器地址。数据地址存储单元0x123456780x0012330x780x0012320x560x0012310x340x0012300x12小端模式较高的有效字节存放在较高的存储器地址较低的有效字节存放在较低的存储器地址。数据地址存储单元0x123456780x0012330x120x0012320x340x0012310x560x0012300x78ARM处理器可以配置为其中任何一种存储方式。AM64x/AM243xCortex-R5F支持双端序可配置Cortex-A53支持双端序可配置Cortex-M4F仅支持小端Little-EndianARM的存储器层次以访问速度由快到慢寄存器组在CPU内部最快R0-R15Cache缓存I-Cache和D-Cache片上RAMSRAM主存DDR外部存储Flash等AM64x/AM243x拥有TCM紧耦合内存访问速度相当于缓存命中的Cache。ARM的中断控制ARM的异常分类ARM的异常可以分为三类。指令执行引起的直接异常——SWIUndefinedPrefech Abort指令执行引起的间接异常——Data Abort外部产生的与指令流无关的异常——ResetIRQFIQARM的中断异常向量表ARM 的中断异常向量表本质上是一张固定的“跳转地址表”。当异常如中断、复位发生时CPU 硬件会根据异常类型强制跳转到表中对应的固定地址去执行处理程序。异常向量表通常位于内存的最底部0x00000000固定占用 32 字节每个表项仅 4 字节刚好一条指令的空间。异常类型向量地址优先级处理器模式触发方式Reset0x000000001SVC上电/复位引脚Undefined0x000000046UND非法指令SWI0x000000086SVCSVC指令Prefech Abort0x0000000C5ABT取指地址非法Data Abort0x000000102ABT访存地址非法IRQ0x000000184IRQ外部中断请求FIQ0x0000001C3FIQ高优先级中断请求AM64x/AM243xCortex-R5FVIM向量中断管理器。VIM 会把外设中断映射到一个独立的中断向量表中这个表由 TI 配置地址可以重定位且受 ECC 保护。当发生中断时VIM 会直接提供对应 ISR 的入口地址效率比软件查表更高。Cortex-A53GIC通用中断控制器。ARM 官方标准为多核应用处理器设计。Cortex-M4FNVIC嵌套向量中断控制器。ARM 定义的 Cortex-M 标准组件深度集成在 CPU 内部硬件自动压栈、尾链、嵌套。ARM的异常中断响应过程硬件部分复制CPSR到SPSR_model设置正确的CPSR位切换到modelSP切换保存返回地址到LR_model设置PC跳转到相应的异常向量表入口软件部分把LR压栈保存返回地址把SPSR压栈保存状态把中断服务程序的寄存器压栈R0-R3, R12 等开中断允许嵌套中断中断服务执行完后恢复寄存器出栈弹出SPSR写回 CPSR和PC从LR恢复恢复执行AM64x/AM243xCortex-R5FTI 在 R5F前端集成了 VIM。当 IRQ 发生时VIM 会向 CPU 提供对应 ISR 的入口地址。因此硬件跳转这一步被极大地“加速”和“特化”了软件不再需要去读中断状态寄存器来判断来源。并且VIM 支持优先级嵌套高优先级中断可以打断正在执行的低优先级 ISRVIM 会把被打断的上下文压入内部堆栈处理完再恢复。Cortex-A53使用 GIC硬件自动化程度很高支持虚拟化中断等复杂功能。Cortex-M4F使用 NVIC会自动压栈关键寄存器PC、PSR、R0-R3 等。