AXI 突发为什么不能跨 4KB 边界那 AHB 呢作者景芯 SoC 训练营 | 字数约 1000做 SoC 的几乎都被问过一个面试题AXI 的 burst 为什么不能跨 4KB不少人背下来了可真让他说清楚这个4KB是从哪来的往往就开始含糊。其实这个数不是拍脑袋定的它背后藏着整套总线译码体系的一条基本假设。014KB是 slave 的最小生存空间AXI 协议里一个 slave 组件占用的连续地址空间最小就是 4KB也就是地址的低 12 位留给片内寄存器和存储体寻址高位拿来做 slave 选择译码。master 发出的地址先被 interconnect 的高位切成发给谁剩下的低 12 位交给 slave 自己去解释。问题就出在突发上。一次 INCR 突发最多 256 拍总线上只出现首地址后面每拍数据跟着地址递增推。假如从0x1FF0起发一个 16 拍、每拍 4 字节的突发最后一拍会落在0x202C中途越过了 0x2000 这道线。对译码逻辑来说这两个地址的高位已经不是同一组它们属于两个不同的 slave可这次 burst 的地址通道只描述了一个起始地址。低 12 位绕回之后slave 以为自己被访问的是片内偏移 0x02C 的位置数据就这么写歪了——如果 0x2000 那边根本没挂 slave这次传输连响应都等不到。所以协议干脆一刀切burst 不得跨越 4KB 地址边界。想跨可以拆成两次突发。02为什么偏偏是 4KB不是 8KB 也不是 1KB4KB 是沿袭下来的折中粒度再大低端小外设的地址空间就浪费了——很多寄存器块一共才几十个 32 位寄存器粒度再小又撑不起一块稍大的 RAM。ARM 从 AHB 时代就把最小 1KB写进规范到了 AXI为了容纳更丰富的存储映射把外带地址区间放大到了 4KB。这是一个生态约定IP 厂商按这个粒度设计译码interconnect 也按这个粒度切地址。大家都在同一个约定下干活突发边界这条限制才有了确定的含义。03那 AHB 呢它卡的是 1KBAHB 的限制更严格burst 不能跨 1KB 边界原因和 AXI 不完全一样。AHB 的 SEQ 突发里master 只在第一拍给出 HADDR后面每拍由 slave 根据 HSIZE 自己把地址加上去参与递增的只有低 10 位地址。换句话说硬件自己只会在 1KB 的窗口里打转根本算不出窗外去的地址。协议把边界卡死在 1KBmaster 想发长线突发必须自己对齐、分包。WRAP 突发更是直接要求 1KB 对齐循环边界由 HSIZE 和 HBURST 共同决定同样不许越出去。04一个常见误区有人会说AXI 每拍都带地址是不是就能跨——不能。AXI 确实每拍有独立地址理论上 interconnect 有能力处理跨边界但协议为了兼容最基础的 4KB 译码从器件依然禁止跨边界突发。这个限制保护的是 slave 侧最简单的实现master 多拆一次包换来整个生态里译码逻辑的统一和简单。05落到工程上记住三条第一发 INCR 突发前先算 (start_addr 0xFFF) len×size 有没有顶到 4KB顶到了就分包第二地址尽量对齐起发4 字节数据就按 4 字节对齐能省掉一堆边界判断第三仿真里把 VIP 的 4KB 检查打开让工具替你把关。面试这么答基本就稳了。觉得有用点个赞 再走