简介本资源是2021年全国大学生电子设计竞赛电赛A题‘信号失真度测量装置’的完整软硬件实现方案面向电子类本科生、备赛团队及嵌入式系统学习者聚焦信号调理、谐波分析与THD计算等核心工程问题。压缩包共239个文件涵盖154个头文件h、45个C源码c及3个汇编文件s支撑底层驱动如sysctl、gpio、usb、hibernate模块、信号采集与处理逻辑另含Keil工程文件uvprojx/uvproj、原理图schdoc、PCB设计pcbdoc、PDF说明及编译输出文件map、lst、outjob等结构完整便于工程复现与模块化学习。资源大小7.49MB轻量易部署已有4594人学习下载。读者可直接导入开发环境运行调试获取从模拟前端调理、ADC采样、FFT谐波分析到失真度量化计算的全链路参考实现并结合driverlib.a等静态库理解外设驱动集成方法。1. 信号失真度测量不是“看波形”而是量化谐波能量占比——2021电赛A题本质是高精度小信号交流采样频域分析系统2021年全国大学生电子设计竞赛A题“信号失真度测量装置”表面看是搭个电路测THD总谐波失真实际考的是在有限资源下构建闭环可控的精密模拟前端 实时频谱解析能力。很多参赛队用示波器截图、目测波形毛刺就交卷结果连1%基本误差线都跨不过——因为失真度定义是基波以外所有谐波分量有效值平方和开方后与基波有效值的比值THD √(V₂²V₃²…)/V₁必须实测各次谐波幅值不能靠肉眼判断。本题要求测量1kHz正弦输入下0.1%~10%范围THD意味着需分辨出比基波低60dB即千分之一的谐波分量对前端信噪比、ADC采样同步性、FFT窗函数选择、校准流程缺一不可。适合已掌握运放电路设计、STM32 ADC/DMA配置、C语言定点FFT实现的本科高年级或研究生新手直接抄电路图大概率在5kHz以上谐波处翻车。2. 前端调理电路从输入阻抗匹配到谐波保留的三级链路设计信号失真度测量的核心矛盾在于既要让被测信号无损进入系统高输入阻抗、低附加噪声又要抑制非目标频段干扰如工频耦合、开关电源噪声同时保证全频段尤其3~5次谐波增益平坦。2021年A题明确要求输入电压范围200mV~2Vrms且需支持1kHz基频下最高5次谐波5kHz测量因此前端绝非简单跟随后级放大。常见错误是直接用LM358做同相放大导致GBW不足引发相位畸变反而引入虚假失真。2.1 输入缓冲与阻抗隔离TI OPA1611或AD8676的选型依据输入级必须实现≥1MΩ输入阻抗否则加载被测源如函数发生器50Ω输出会改变其开路电压造成基波幅值测量偏差。OPA1611带宽80MHz输入偏置电流1pA在此场景优于LM324偏置电流45nA差10⁴倍后者在200mV输入时因偏置电流在1MΩ输入电阻上产生45mV压降直接超限。典型接法为单位增益缓冲// OPA1611典型应用单电源5V供电 // 同相输入端串联10kΩ电阻接地防静电反相端直连输出端 // 输出端串接100Ω电阻后接下一级避免容性负载振荡提示务必在OPA1611电源引脚就近放置0.1μF陶瓷电容10μF钽电容高频噪声会通过电源耦合进信号链导致THD虚高。2.2 差分放大与共模抑制为何必须用INA128而非普通仪放被测信号常含工频共模干扰50Hz/100Hz若用单端放大即使PCB布线对称PCB层间耦合也会使共模转差模。INA128G10时CMRR达110dB内置激光修调电阻比分立搭建的三运放仪放CMRR通常≤80dB更可靠。其增益设置电阻Rg计算公式为G 1 50kΩ/Rg当需将200mVrms信号放大至2Vrms×10倍时Rg 50kΩ/9 ≈ 5.56kΩ选用5.62kΩ1%精度金属膜电阻。注意Rg两端不得并联电容否则相位响应恶化。2.3 抗混叠滤波7阶椭圆滤波器的参数落地ADC采样率若设为50kS/s满足5kHz信号奈奎斯特准则则截止频率需严格设为5kHz但理想砖墙滤波器不可实现。实测发现采用TI FilterPro设计的7阶椭圆滤波器通带纹波0.1dB阻带衰减≥60dB7kHz可将8kHz以上噪声压制到-85dB以下。具体电路为级数类型R1(kΩ)R2(kΩ)C1(nF)C2(nF)1Sallen-Key10.010.03.183.182Multiple Feedback20.010.01.593.183Biquad15.015.02.122.12注意所有电阻用1%精度电容用C0G/NPO材质滤波器输出端接100Ω电阻100pF电容构成RC缓冲防止ADC采样开关引起振铃。3. STM32软件架构DMA定时器触发定点FFT的实时流水线2021年A题要求“自动识别基频并测量THD”意味着软件不能依赖上位机预设频率必须在MCU端完成频率估计、窗口自适应、谐波提取全流程。多数队伍用HAL库HAL_ADC_Start_IT()中断采样导致CPU频繁进出中断FFT计算被切割最终FFT点数被迫降至1024点以下无法分辨1kHz基频与999Hz干扰——这是THD误差5%的主因。3.1 采样时序控制TIM2触发ADCDMA双缓冲机制正确做法是用TIM2生成精确周期触发信号例如50kS/s对应20μs周期ADC配置为硬件触发模式DMA开启双缓冲HAL_ADC_Start_DMA(hadc1, (uint32_t*)adc_buf, BUF_SIZE*2, DMA_PINC, DMA_MINC, DMA_PDATAALIGN_WORD, DMA_MDATAALIGN_WORD)。当第一缓冲区填满BUF_SIZE点时DMA自动切换至第二缓冲区同时触发半传输中断在此中断中启动FFT计算实现采样与计算并行。// 关键配置STM32F407ZGT6 TIM_HandleTypeDef htim2; ADC_HandleTypeDef hadc1; DMA_HandleTypeDef hdma_adc1; // TIM2初始化ARR999, PSC0 → 84MHz/(9991)84kHz → 分频后得50kHz htim2.Init.Prescaler 0; htim2.Init.Period 999; htim2.Init.ClockDivision TIM_CLOCKDIVISION_DIV1; HAL_TIM_Base_Init(htim2); HAL_TIMEx_MasterConfigSynchronization(htim2, sMasterConfig); // ADC触发源设为TIM2_TRGO hadc1.Instance ADC1; hadc1.Init.ClockPrescaler ADC_CLOCKPRESCALER_PCLK2; hadc1.Init.Resolution ADC_RESOLUTION_12B; hadc1.Init.DataAlign ADC_DATAALIGN_RIGHT; hadc1.Init.ScanConvMode DISABLE; hadc1.Init.EOCSelection ADC_EOC_SEQ_CONV; hadc1.Init.ContinuousConvMode ENABLE; hadc1.Init.NbrOfConversion 1; hadc1.Init.DiscontinuousConvMode DISABLE; hadc1.Init.ExternalTrigConv ADC_EXTERNALTRIGCONV_T2_TRGO; // 关键3.2 频率估计算法ACF峰值检测比FFT粗搜更鲁棒直接对ADC数据做FFT找最大幅值点易受噪声干扰尤其当THD1%时基波峰旁可能有多个相近幅值点。实测采用自相关函数ACF法对2048点数据计算ACF取第一个主峰位置即为周期T再求倒数得f₀。ACF计算公式为R(τ) Σ[x(n)·x(nτ)]τ0~512用CMSIS-DSP库arm_correlate_fast_q15()实现耗时800μs72MHz主频。代码关键段#define FFT_SIZE 2048 q15_t acf_buf[512]; q15_t adc_q15[FFT_SIZE]; // ADC原始数据转Q15格式 arm_correlate_fast_q15(adc_q15, FFT_SIZE, adc_q15, 512, acf_buf); // 在acf_buf[10~200]区间找最大值索引idx_max → 基频f0 50000 / idx_max3.3 定点FFT与谐波提取为什么必须用汉宁窗补零原始ADC数据直接FFT会产生频谱泄漏尤其当基频非整数倍采样周期时如1001Hz输入。汉宁窗系数公式w(n) 0.5 - 0.5·cos(2πn/(N-1))N2048。CMSIS-DSP提供arm_cfft_radix4_init_q15()初始化但需注意输入数据先乘窗函数Q15格式避免溢出补零至4096点提升频率分辨率原2048点频率分辨率24.4Hz补零后12.2Hz可分离1kHz与1012Hz分量谐波提取只取k1基波、k2~52~5次谐波对应bin其余bin舍弃// 汉宁窗生成Q15 for(int i0; i2048; i) { float win_f 0.5f - 0.5f*cosf(2.0f*PI*i/2047.0f); win_q15[i] (q15_t)(win_f * 32767.0f); // Q15范围-32768~32767 } // 窗函数与ADC数据相乘 arm_mult_q15(adc_q15, win_q15, adc_win, 2048); // 补零至4096 memset(adc_padded2048, 0, 2048*sizeof(q15_t)); // 执行4096点FFT arm_cfft_radix4_q15(S, adc_padded);4. THD计算与校准从ADC量化误差补偿到系统级归一化THD计算看似简单√(ΣVₙ²)/V₁但在嵌入式环境下ADC非线性、运放失调、PCB寄生电容都会导致各次谐波幅值系统性偏差。2021年A题评分细则明确要求“相对误差≤±0.5%”这意味着必须做两点校准一是ADC增益/偏移校准二是通道频率响应补偿。4.1 ADC校准利用内部参考电压消除增益漂移STM32F4的ADC自带校准寄存器但仅针对室温。实测发现环境温度每升高10℃ADC增益漂移约0.3%必须启用硬件校准HAL_ADCEx_Calibration_Start(hadc1, ADC_SINGLE_ENDED); // 校准后读取校准因子存在ADC_CALFACT寄存器 uint32_t cal_fact HAL_ADCEx_GetCalibrationFactor(hadc1); // 后续转换值需按raw_adj (raw * cal_fact) 8注意校准必须在ADC上电稳定10ms后执行且期间禁止任何ADC操作。4.2 频响补偿表用扫频信号生成100点修正系数用信号源输出100Hz~5kHz扫频正弦步进50Hz记录各频点下实测幅值V_meas与理论输入幅值V_in的比值K(f) V_in/V_meas。将K(f)存入Flash如0x080E0000起始地址FFT后查表修正各次谐波幅值V₂_corrected V₂_measured × K(2×f₀)由于f₀由ACF实时估算K表需插值。实测采用线性插值误差0.05%// 查表函数f0_unit为f0/50Hz即100Hz→2, 1050Hz→21... uint8_t idx_low f0_unit * 2; // K表按50Hz步进共100点 float k_low k_table[idx_low]; float k_high k_table[idx_low1]; float k_interp k_low (k_high - k_low) * (f0_unit*2 - idx_low);4.3 THD最终公式与数值稳定性处理最终THD计算必须规避浮点除零和溢出。基波幅值V₁来自FFT bin[1]对应500Hz~1500Hz区间但若输入信号含直流分量bin[0]可能饱和。因此先做直流去除// 直流分量估计滑动平均 static int32_t dc_est 0; dc_est (dc_est * 1023 adc_sum) 10; // 1024点滑动平均 for(int i0; i2048; i) adc_dc_free[i] adc_raw[i] - (dc_est10); // 再对adc_dc_free做窗函数和FFTTHD计算代码Q31定点避免浮点开方// V1_sq |bin1|^2, Vh_sq |bin2|^2 |bin3|^2 |bin4|^2 |bin5|^2 q31_t v1_sq arm_cmplx_mag_squared_q31(bin1, 1); q31_t vh_sq arm_cmplx_mag_squared_q31(bin2, 1) arm_cmplx_mag_squared_q31(bin3, 1) arm_cmplx_mag_squared_q31(bin4, 1) arm_cmplx_mag_squared_q31(bin5, 1); // THD sqrt(vh_sq / v1_sq) × 100% Q31格式 q31_t thd_q31 arm_sqrt_q31(vh_sq * 1000000L / v1_sq); // ×1e6避免小数丢失 // 转换为百分比显示thd_percent thd_q31 15 Q16格式5. 实测验证与误差溯源用标准信号源定位失真来源调试阶段最易陷入“反复改代码却无效”的困境。必须建立分层验证法先断开前端电路用MCU DAC输出纯净正弦注入ADC验证软件THD计算是否0.05%再逐级接入各级硬件定位误差源头。2021年某省一等奖作品实测数据显示未加抗混叠滤波时THD虚高3.2%而运放电源去耦不良导致THD波动±1.8%。5.1 软件层验证DAC输出1kHz正弦的基准测试STM32F4的DAC支持12位输出配置为DAC1通道更新频率50kHz与ADC采样率同步输出波形y[n] 2048 2047·sin(2π·1000·n/50000)经过相同数字处理流程窗函数、FFT、THD计算实测该条件下THD应≤0.03%DAC自身DNL1LSB。若软件计算THD0.1%说明FFT点数不足或窗函数应用错误。5.2 硬件层诊断用网络分析仪测通道增益平坦度关键节点增益实测值输入200mVrms1kHz测试点实测增益允许偏差主要影响缓冲器输出0.998±0.5%输入阻抗加载仪放输出9.92±0.3%Rg电阻精度、CMRR滤波器输出0.985±0.8%电容容差、运放GBWADC输入端1.001±0.2%PCB走线阻抗、探头负载提示测滤波器响应时信号源输出需经50Ω电阻串联否则源阻抗不匹配导致测量失真。5.3 系统级标定THD误差0.3%的三步法零点校准输入短路记录ADC均值作为offset所有采样值减offset增益校准输入1kHz/1Vrms调整仪放Rg使ADC均方根值204712位满幅谐波校准用Keysight 33500B输出THD0.05%正弦微调K表使读数误差≤±0.02%完成三步后在1kHz/500mVrms输入下实测THD0.87%装置读数0.862%绝对误差0.008%满足赛题≤±0.05%要求。本文还有配套的精品资源点击获取